摘要：在密集波分复用（DWDM）链路中，激光器特性对整体链路的能量效率有着重要影响。本研究明确了对链路能效（pJ/bit）影响最大的激光器参数，并展示了一种集成于外置激光源可插拔模块（ELSFP）中的DWDM分布式反馈激光器-半导体光放大器（DFB-SOA）激光器阵列。针对每光纤200 Gb/s传输速率所建立的系统级仿真框架，揭示了激光器参数对链路效率的影响。分析结果表明，激光器模块效率以及通道间的功率差异是导致总链路能耗的主要因素。基于上述发现，实现了一款DFB-SOA阵列原型样机，测得各通道的通道功率差异小于±0.8 dB，通道间隔误差小于±15 GHz，模块效率为7.2%，且所有通道的相对强度噪声（RIN）均低于−130 dBc/Hz。

ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺

TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺

SINOI晶圆--超低损耗氮化硅薄膜晶圆，210nm-300nm-400nm-800nm

SICOI晶圆；新型量子光学平台500nm-700nm-1um

8寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶300600

6寸X切Z切掺镁薄膜铌酸锂晶圆 ，厚膜 3um 5um 和 薄膜 100-600nm

8寸LNOI晶圆;8寸LNOI助力更大规模薄膜铌酸锂产品量产

LN/LT-SOI/Si/SIN  W2W&D2W异质集成

流片： 6寸 氮化硅 铌酸锂 硅光 超高性价比流片， 1个BLOCK的价格买一整片晶圆

划重点--全国产-超高性价比-6 寸硅光-氮化硅-铌酸锂流片白皮书

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

关键词：ELSFP；连续波分布式反馈激光器阵列；DWDM；共封装光学（CPO）；共集成光学（CIO）

I. 引言

当前人工智能的发展轨迹由两个关键且不同的分支所定义：大规模训练和高容量实时推理。虽然训练工作负载为了达到涌现推理能力，预计每年以4.3倍的速度持续增长[1]，但向大规模应用的转变已经造成了“生成瓶颈”，这要求以更低的成本实现显著更高的GPU性能。为了让人工智能从专业试点项目进入到日常业务工作流程，推理系统必须通过降低功耗和每次推理的token成本来减少总拥有成本（TCO）。这种演变在当前的NVIDIA Blackwell代际产品中表现得非常明显[2]。

图1展示了在连续几代GPU平台中，每兆瓦token吞吐量和每次token成本的改进。这些进步不仅得益于计算技术的进步，还得益于规模化互连（尤其是连续几代NVLink）的持续改进。与H200 Hopper代际相比，GB300 Blackwell平台在性能功耗比和每次token成本方面分别提升了约50倍和35倍。这一扩展趋势预计将在即将推出的Vera Rubin平台中持续下去[3-4]。然而，维持这一趋势需要机架级相干域的持续扩展。

                           表 I：不同架构下NVLink的规模化性能表现

如表1所示，电学NVLink在每一代产品中都朝着更高的吞吐量和更低的延迟发展。最终，这些铜互连会在通道损耗、功耗、重定时器开销以及周边带宽密度方面遇到根本性限制。当这些限制因素主导系统功耗和成本时，仅通过电学扩展来进一步降低TCO将变得不切实际。在那个转折点上，为了维持图1所示的每瓦特性能发展轨迹，光学规模化互连变得不可或缺。为了在超越铜互连极限的情况下保持TCO降低的节奏，互连架构必须以可接受的实现成本提供高带宽、低延迟、更远传输距离以及高能效。将光电（OE）芯粒与计算ASIC进行先进异质集成，为克服这些限制提供了一条路径。在共集成光学（CIO）架构中，基于硅光子学（SiPh）的光电芯粒与计算芯片一同集成在共享中介层上，从而提高了带宽密度，扩展了有效传输距离，并降低了链路功耗[5]。此外，CIO中缩短的电学通道通过提供较低的互连寄生效应并简化收发器电路，有助于降低链路延迟。然而，CIO的实现受到封装限制的强烈制约。中介层边缘长度以及可用于硅光电路和光纤引出的面积有限，这就要求最大化单位周长的带宽和每根光纤的频谱效率。采用微环谐振腔（MRR）调制器的密集波分复用（DWDM）技术实现了并行的、更低符号率的光学接口，提高了面积和周边带宽密度，有助于缓解光纤引出和布线限制。诸如转发时钟光链路等架构选择进一步提升了能效和接口密度。这些设计方法已被证明能够显著提高能效（pJ/b）和带宽密度[6-8]。

在本文中，我们重点关注DWDM激光源，并提出了一种结构化的方法，用于直接从短距光互连的目标链路性能要求推导出激光器规格。针对每光纤200 Gb/s的操作，我们开发了一个系统级仿真框架，用以评估关键激光器参数如何影响整体链路的能效。在此分析的指导下，我们设计并实现了一款专为DWDM操作定制的DFB-SOA激光器阵列，并对该集成方案进行了实验验证。

II. 面向规模化应用的DWDM技术

基于微环谐振腔（MRR）的DWDM光链路提供了一种极具吸引力的方法，用于克服共集成光学（CIO）中介层上光纤布线面积受限所带来的带宽密度限制。互补的电路级技术，如前馈时钟架构，进一步提高了带宽效率和功耗性能[6-7]。通过将时钟与数据一同传播，可以跟踪信号之间的宽带抖动，从而降低对时钟产生电路的精度要求。这种策略降低了设计复杂度，同时最小化了面积和能耗。此外，在这些链路中使用NRZ信令，通过消除PAM4所需的多电平编码和解码周期，从根本上降低了延迟。这种简单性使得原始误码率较低，从而允许系统使用轻量级FEC——甚至在某些情况下完全不使用FEC——这消除了高误码率电链路中典型的多纳秒级处理缓冲区，进一步降低了延迟。

图2：基于MRR的硅光DWDM光I/O框图及DWDM激光源的理想光谱。虚线表示可用的总光谱范围。

图2展示了一个前馈时钟收发器的概念性框图，图中给出了简化的发射机（TX）和接收机（RX）结构。在这种N-λ DWDM配置中，一个波长携带前馈时钟，而其余（N-1）个通道则传输数据。TX集成了CMOS驱动器、MRM以及热控制电路。由CIO提供的紧密集成使得电输入/输出（I/O）能够在极短物理距离内实现，显著降低了寄生电容和电感。这使得简化的模拟前端（AFE）得以实现，从而避免了在诸如铜走线等高损耗通道中所需的重延迟均衡级（DFE或FFE）。

在RX端，AFE由级联的跨阻放大器、限幅放大器、直流偏移补偿环路以及与TX类似的热控制电路组成。基于MRR的滤波器将时钟通道和数据通道分离，将它们路由至MRR下载端口处的高速光电探测器，再由AFE进行放大。直流补偿环路用于校正有限消光比引起的偏移，并为MRR谐振的热调谐提供光电流参考。时钟路径与数据路径之间延迟的精确对准，对于保持相关的抖动跟踪和有效的电源噪声抑制至关重要。因此，TX的配置在RX端被镜像复制，以确保通过硅波导的光程长度匹配。

尽管前馈时钟能有效降低相关的噪声和抖动，但不相关的噪声（主要来自RX AFE的时钟通道）仍然可能占据主导地位。为了解决这一问题，文献[6-7]实现了低噪声的RX AFE，并对前馈时钟进行带通滤波。文献[6-7]中的实验量化了前馈时钟在跟踪数据通道与时钟通道之间抖动方面的有效性，同时实现了低电功耗，从而提高了带宽密度和能效。尽管如此，实际部署仍然面临一个主要挑战：实现高效且鲁棒的DWDM激光源。对此类激光源的可行性研究正是本文工作的重点。

III. DFB阵列的实现与封装

本文研究的DWDM激光源是一个8通道连续波DFB（CW-DFB）阵列，兼容CW-WMD MSA标准，通道间隔为200 GHz，每波长（pλ）在光纤中的光功率为8 dBm [9-11]。

A. DFB阵列架构与单片集成

图3(a)展示了使用金属有机化学气相沉积（MOCVD）在n-InP衬底上单片制造的DFB激光器阵列的顶视图。阵列中的每个通道都集成了一个DFB激光器部分和一个半导体光放大器（SOA），这对于实现高密度CIO所需的高达100 mW的输出功率至关重要。SOA具有双重作用：它放大光信号，并通过锥形波导台面宽度充当模斑转换器（SSC），从而优化与硅光子中介层的耦合效率。基于InGaAsP的多量子阱（MQW）有源区和周围的台面结构通过干法刻蚀形成，并用半绝缘InP（SI-InP）进行掩埋，以确保稳定的电学和热学性能。

图3：(a) DFB阵列测试芯片的顶视图，(b) 激光器阵列的横截面图。

B. 光谱设计与均匀性优化

DWDM激光源的一个关键设计选择是保持各通道光功率的均匀性，并且通道间隔需要精确界定。为此，如图3(b)的横截面所示，采用了n型调制掺杂分布到MQW中，通过在导带中广泛分布电子来实现O波段均匀的光学增益分布，从而最大限度地减少通道间的功率偏差[9]。此外，该阵列在前端面和后端面上均使用了抗反射涂层（AR/AR涂层），而不是传统的AR/HR（抗反射/高反射）配置。这一选择使得激光波长能够精确控制在布拉格波长上，确保在20°C至75°C的宽温度范围内保持稳定的200 GHz通道间隔。这些集成特性，包括SOA缩放、调制掺杂和双AR端面，为DWDM激光源提供了高功率、高可靠性所必需的基础。

C. ELS DWDM激光源的组装与封装

CW-DFB激光器阵列被集成到一个外置激光器小型可插拔（ELSFP）模块中。ELSFP的示意图和组装模块的顶视图分别如图4(a)和图4(b)所示。CW-DFB阵列芯片使用导热胶安装在子载体（CoS）上。然后，将CoS放置在热电冷却器（TEC）上，整个组件被密封在一个气密性的金盒内，如图4(c)所示。光路详见图4(d)。激光输出首先由激光二极管（LD）透镜阵列进行准直。然后，准直光束通过一个光隔离器和窗口，再使用第二个透镜阵列重新聚焦到光纤阵列中。所有光学元件均采用单步环氧树脂固化工艺固定，该工艺旨在防止粘合剂侵入光路，从而最大限度地减少额外的耦合损耗。主要的耦合损耗发生在CW-DFB阵列和LD透镜阵列之间的界面处。为了减轻这种损耗，采用了一种采用阵列级优化算法的专有自动对准系统来最小化总耦合损耗。为防止热引起的翘曲降低对准精度，所有激光器在对准过程中都处于工作状态。

图4：(a) 封装后的CW-DFB阵列示意图，(b) ELSFP模块顶视图，(c) 气密性密封金盒及其 (d) 子组件。

D. ELSFP模块的性能表征

CW-DFB阵列产生八个波长，通道间隔为200 GHz，如图5(a)所示。通道从L7（最短波长）到L0（最长波长）进行标记。测得的通道间隔误差如图5(b)所示，在整个阵列范围内控制在±16 GHz以内。这种严格的波长控制得益于AR/AR端面涂层配置，该配置抑制了意外的腔体反馈，并减轻了传统AR/HR涂层DFB结构中常见的波长牵引效应。因此，激光波长主要由光栅周期决定，从而实现了更高的通道精度和均匀性。

图5：ELSFP模块中封装后的CW-DFB激光器阵列的表征。

每波长光功率（Pλ）在所有八个通道上的总变化（ΔP）小于±0.8 dB。该值包括了来自片外光纤熔融8×8复用器的与波长相关的插入损耗。当直接在芯片输出端面测量时，功率变化进一步降低到小于±0.4 dB。这种高度的均匀性归功于通过n型调制掺杂MQW设计实现的增益均匀性，该设计确保了在整个波长范围内载流子分布和模式增益的一致性。

图5(d)显示了代表性通道（L3-L7）测得的相对强度噪声（RIN）与频率的函数关系。在大部分测量频率范围内，所有通道的RIN均保持在−130 dBc/Hz以下，表明整个阵列的噪声性能一致。这一RIN水平足以满足许多短距离光互连应用的需求。然而，对于更高性能的每λ 32 Gb/s DWDM光I/O系统（例如[6-7]中报道的系统），进一步降低RIN将有利于改善链路裕量并支持更严格的接收器灵敏度要求。

封装后的ELSFP模块的效率如图5(e)所示，对三个不同模块的测量显示了可重复性。与波长相关的效率趋势遵循MQW有源区的增益谱，由于材料增益降低，在较短波长处观察到的效率略低。报告的模块效率包括激光二极管偏置电路消耗的功率，以及与PCB走线和CW-DFB阵列与驱动器接口之间的电寄生相关的损耗。但是，热电冷却器（TEC）消耗的功率不包含在此计算中。

最后，图5(f)显示了所有八个通道的边模抑制比（SMSR）。在整个波长范围内实现了大于40 dB的SMSR，这证实了稳健的单纵模运行和适用于DWDM光链路的光谱纯度。

IV. DWDM ELSFP的性能建模

本文采用简化的系统级仿真框架，评估了DWDM激光源参数对链路效率的影响。考虑了两种针对每光纤200 Gb/s传输速率的光链路架构：一种是单λ 200 Gb/s/光纤链路，另一种是(8+1)-λ DWDM链路（包含八个数据通道和一个时钟通道，每波长32 Gb/s，聚合实现每光纤200 Gb/s）。能效参数假设分别借鉴了文献[6-7]中用于DWDM链路的参数以及用于单λ链路的代表性链路假设。该框架能够评估激光器特性的变化如何影响整体链路的能效。

A. DWDM ELSFP的参数

图4(a)中的外部DWDM激光源产生N个波长通道，每个通道在目标波长范围内提供固定的光功率和均匀的通道间隔（CS）。在集成配置[10]中，激光器阵列和光功率合路器集成在同一模块内，通过N根输出光纤承载该波长网格上的全部N个波长。图4(b)中的ELSFP实现了另一种配置，其中合路器位于芯片外部。通过构建一个简化模型来计算关键激光器参数对总链路效率的影响，可以估算出这些参数对链路能效的影响。图6显示了激光器模块的电光转换效率（wall-plug efficiency）对单λ和(8+1) DWDM链路总链路效率的影响。

图6：DWDM与单λ链路效率随激光器模块效率的变化。

模块效率ηeff包括电光转换以及耦合、复用等参考至输出光纤的无源光损耗。为简化起见，假设驱动器功率可忽略不计，且未包含TEC的功耗。当ηeff较低时，激光器在总链路功率中占主导地位，从而降低了高能效发射机和接收机电路所带来的收益。在此处的假设下，两种链路的模块效率达到约10%时，激光器消耗的功率与TX、RX和调谐电路的总功耗相当。超过这一点后，提高电路效率对于降低整体链路能耗将变得更加有效。

通道间光功率变化ΔPλ是另一个关键参数。在DWDM系统中，功率最弱的通道必须满足达到目标误码率（BER）所需的链路预算，而其余通道中多余的功率只会增加能耗。图7(a)评估了一种最坏情况：一个通道以所需的最小功率Pλ运行，而其余通道以Pλ + ΔPλ运行。结果表明，当模块效率约为15%时，将ΔPλ控制在约1.6 dB以下可防止激光器在总链路能耗中占据主导地位。

图7：(a) 功率变化和 (b) 通道间隔误差对链路能效的影响。

最后，通道间隔（CS）精度也会影响系统性能。CS误差会增加相邻波长之间的光串扰并降低BER。统计链路仿真表明，将CS误差控制在~5%以内，串扰可以忽略不计。对于标称200 GHz的间隔，这相当于将波长定位精度控制在约±10 GHz以内。如图7(b)所示，在硅光PIC内部校正10%的CS误差不会对整体链路能效产生显著影响（约0.016 pJ/b）。

B. TEC对链路效率的影响

热管理也强烈影响激光器效率。激光器的性能参数（如输出功率和波长）取决于CW-DFB LD的结温。图7(a)显示了随着端面输出光功率的增加，测得的LD结温升高情况。为了稳定LD工作并调节结温使其恒定在目标温度，通常使用TEC。然而，TEC的功耗随着激光器结温与模块散热器之间的温差ΔT的增加而增加。图7(b)使用代表性TEC模型显示了这对链路能耗的影响。即使假设激光器性能不随温度变化，当ΔT超过约23°C时，模块功耗也会显著增加。因此，为光引擎和计算ASIC维持受控的热环境可以提高效率，并可能有助于在先进冷却架构中省去TEC。

C. CW-DFB在CoS上的封装

CW-DFB阵列是采用引线键合还是倒装焊（p面朝下）方式安装在CoS上，会极大地影响ELSFP模块的整体性能。当外延p面直接键合到CoS的焊料凸点上时，会形成一条低热阻的短导热路径。这有助于实现高效的热量导出、降低结温，并在相同驱动条件下提高斜效率和输出功率。然而，直接的焊料界面可能因CTE失配、翘曲和凸点引起的应变而引入机械应力，导致波长漂移和潜在的通道不均匀性。相比之下，采用引线键合的CoS安装方式使激光器结远离主要的热扩散路径，导致在相同TEC设置下结温更高、效率降低。然而，这种方法提供了更符合机械柔顺性的电气接口，最大限度地减少了应变引起的波长漂移，并提高了各通道的光谱稳定性。

图8：(a) CW-DFB激光二极管结温随端面输出功率的增加而升高；(b) TEC温度补偿对链路总能效的影响。

V. 结论

随着电学铜互连在功耗和带宽密度方面遇到根本性限制，密集波分复用（DWDM）架构为维持人工智能平台每瓦性能的发展轨迹提供了一条关键路径。高效的激光源是DWDM光链路的主要推动因素。本研究确定了激光器模块效率和通道间功率变化是此类系统中总链路能耗的主要驱动因素。通过利用具有n型调制掺杂多量子阱（MQW）和AR/AR端面涂层的DFB-SOA阵列，我们展示了一款原型ELSFP模块，该模块实现了小于±0.8 dB的功率变化和7.2%的模块效率。这些成果为实现未来机架级相干域所需的高密度、高能效光互连提供了坚实的基础。

1.NVResearch, NVIDIA,Santa Clara, CA, USA

2.Lumentum, Kanagawa, Japan