#低温键合 #异质集成 #片上激光器
**摘要**——通过将光子神经构建模块与III/V族半导体光放大器异质集成到硅光子集成电路上实现的全光神经形态芯片，具有低延迟和高能效的优势，同时能够通过光增益动力学实现非线性激活，使其成为传统电子计算架构的有力替代方案。为实现这一目标，全光组件的集成方法至关重要。本研究探索了Al₂O₃与SiO₂电介质之间的低温（低于200°C）直接键合技术。Al₂O₃通过原子层沉积技术沉积在InP芯片上，而SiO₂电介质则通过化学气相沉积技术沉积在硅晶圆上。开展了芯片到晶圆以及芯片到小片的键合实验，以研究电介质层厚度、键合力、退火温度和退火时间对键合强度的影响。通过优化上述参数的组合，在2 nm Al₂O₃、50 N键合力、150°C退火1小时的条件下，获得了13.3 MPa的满意剪切应力值。退火后采用共聚焦扫描声学显微镜进行检测，以观察芯片与衬底之间是否存在空洞或局部键合情况。本研究证明了低温直接键合作为一种异质集成策略，用于将InP芯粒集成到硅光电子平台上的可行性，从而验证了全光架构神经形态芯片的概念。这将使得直接键合技术能够应用于涉及温度敏感材料的制造工艺中。
**关键词**——直接键合，超薄层，氧化铝，神经形态，低温
#2：a向 bto外延片
2寸 外延 a-向 bto（300nm或者500nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)
#3:C向 bto外延片
2寸 外延 c-向 bto（150nm或者300nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)
#离子注入铒代工
#6寸DUV步进式光刻代工，最小线宽180nm，超高性价比，可以只曝光
#快速氮化硅硅光铌酸锂流片 #高性价比 #低成本
划重点--销售晶圆和加工
SOI晶圆：--220nm薄膜/ 3um厚膜-3umSIO2-675um
ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺
TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺
SINOI晶圆--超低损耗氮化硅薄膜晶圆，210nm-300nm-400nm-800nm
SICOI晶圆；新型量子光学平台500nm-700nm-1um
8寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶300600
6寸X切Z切掺镁薄膜铌酸锂晶圆 ，厚膜 3um 5um 和 薄膜 100-600nm
8寸LNOI晶圆;8寸LNOI助力更大规模薄膜铌酸锂产品量产
LN/LT-SOI/Si/SIN W2W&D2W异质集成
流片： 6寸 氮化硅 铌酸锂 硅光 超高性价比流片， 1个BLOCK的价格买一整片晶圆
划重点--全国产-超高性价比-6 寸硅光-氮化硅-铌酸锂流片白皮书
我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。
请联系小编免费获取原文
**I. 引言**
人工智能在全球范围内的发展和应用的关注度正在经历爆炸式增长。这种关注伴随着对更高计算性能（如低延迟和高带宽）的不断增长的需求，同时还要保持低功耗和高效率。商业电子芯片技术难以满足这些需求。因此，神经形态芯片技术作为一种有前途的替代方案应运而生。
**神经形态芯片**从人脑的结构和功能中汲取灵感，将传统上分离的存储器和处理器等功能集成在一起，就像大脑中的神经元和突触网络一样，旨在模拟人脑高效、并行地执行复杂认知任务并保持低功耗的能力[1]。这一概念至少从2014年IBM推出TrueNorth数字神经形态芯片起就得到了探索。然而，数字神经形态芯片难以达到最佳的延迟、功耗和效率，这促使了全光神经形态架构的发展。在该架构中，全光神经组件和半导体光放大器（SOA）被集成到硅光子集成电路（PIC）上。由于光传输所需的能量远低于传统电子器件，该架构能够实现低功耗和高效率[2]。同时，由于无需进行光信号与电信号之间的转换（这类转换通常很耗能），全光神经形态芯片可以避免冯·诺依曼瓶颈，从而实现超低延迟[2]。通过集成其他光学组件（如相变材料PCM），可以在运行中实现非线性激活[2]。要实现这一架构，全光组件的集成方法至关重要。
SOA的集成通常采用直接键合，随后进行退火以引发共价键的形成并排出反应副产物。退火步骤通常需要达到300°C[3]，这与PCM等其他光学组件不兼容，因为PCM可能在高温下蒸发。因此，有必要开展一种能够在低温下实现SOA直接键合的键合技术研究。
直接键合利用两个表面接触时的界面作用力，如范德华力、氢键或离子相互作用。随后的退火通过形成共价键来增强键合强度。在全光神经形态芯片架构中，将III/V族SOA异质集成到硅PIC上时，超薄SiO₂与Al₂O₃电介质层之间的直接键合是一种值得探索的键合技术。
选择Al₂O₃作为直接键合电介质材料，是因为与传统使用的SiO₂相比，Al₂O₃能够在较低的退火温度下形成强的界面键合。Yeo等人的研究表明，SiO₂-Al₂O₃直接键合在低至200°C的退火温度下就能表现出足够强的键合强度，且强度高于SiO₂-SiO₂键合[4]。低温退火在我们的应用中至关重要，因为高温可能会降低器件中其他光学组件的性能。此外，Al₂O₃的热膨胀系数（CTE）更接近III/V族材料，使其具有更好的机械稳定性，并降低了热处理过程中发生分层剥离的风险。
特别是在光子学应用中，希望电介质层厚度尽可能小，以最大程度地减少其对信号产生的干扰。正如Cheemalamarri等人的工作所证明的[5, 6]，直接键合主要依赖表面键合形成界面相互作用，因此超薄电介质层就足够了。这样可以在保持足够高键合强度的同时，将信号干扰降至最低。
在本工作中，我们研究了整个直接键合过程中的各个参数，对其进行优化，以期最终在低温退火条件下获得令人满意的键合强度。每个参数的实验设计将在下一节中详述。
**II. 方法**
**A. 样品制备**
我们研究了芯片到晶圆（C2W）架构下SiO₂-Al₂O₃的直接键合。随后，我们在芯片到小片（C2C）架构下进行测试，以模拟在实际硅PIC上的键合过程，并验证C2W架构下所得键合强度值的可重复性。图1提供了整个直接键合过程的示意图。
**图1** 示意图：(a) 带有ALD沉积Al₂O₃电介质薄膜的III/V族晶圆，被划片成芯片；(b) 带有CVD沉积SiO₂电介质薄膜的硅晶圆，(i) 作为晶圆衬底用于C2W测试，(ii) 被划片成小片衬底用于C2C测试；(c) 后续的C2W和C2C倒装焊键合、退火及芯片剪切测试。
为制备芯片，采用原子层沉积（ALD）技术将Al₂O₃沉积在50 mm的InP晶圆上。选择ALD方法是因为它能够让我们在纳米尺度上精确控制沉积厚度，同时确保获得保形且空洞极少的薄膜[7, 8]。借此可以实现可靠的超薄Al₂O₃层。Yeo等人先前的工作表明，超薄Al₂O₃层（≤5 nm）表现出高的键合强度：3 nm Al₂O₃约为27-30 MPa，5 nm Al₂O₃约为21-27 MPa（均在250°C退火）[4]。因此，为了研究最佳薄膜厚度，我们测试了2、3、4和5 nm的Al₂O₃。将镀有Al₂O₃的InP晶圆安装在划片膜上以便于操作，然后将其切割成1.5×1.8 mm和1×2.5 mm的芯片。此外，还制备了1.5×1.8 mm的5 nm SiO₂镀层InP芯片，用于提供SiO₂-Al₂O₃与SiO₂-SiO₂性能的基线对比。
为制备晶圆和小片衬底，采用化学气相沉积（CVD）将1 µm的SiO₂沉积在300 mm的裸硅晶圆上。然后，对镀有SiO₂的晶圆进行化学机械平坦化（CMP）处理，通过去除表面约0.2 µm的沉积SiO₂，以获得良好的平整度和无缺陷的键合位点。由于直接键合依赖于界面相互作用，最大化接触表面积对于实现牢固键合至关重要，这可以通过将表面粗糙度降至最低（<0.3 nm）来实现[11]。因此，我们使用三维原子力显微镜（AFM）来确保满足表面粗糙度要求。对于C2C架构，将处理后的300 mm晶圆安装在划片膜上，然后切割成15×30 mm的小片。
**B. 表面处理**
建立了表面处理工艺以活化键合表面，促进表面–OH基团的形成，从而在接触过程中产生更强的界面相互作用。表面处理工艺还有助于去除键合表面的颗粒污染物，减少空洞的形成。表面处理工艺包括两个部分：等离子体暴露和湿法清洗。
等离子体处理通常使用O₂等离子体。然而，为了防止PIC上其他组件发生不必要的氧化，我们改用N₂等离子体作为替代。Yeo等人先前的测试表明，对于Al₂O₃和SiO₂表面，N₂等离子体产生的效果与O₂等离子体相似[4]。因此，我们采用N₂等离子体对镀Al₂O₃的芯片和镀SiO₂的衬底进行等离子体处理。等离子体处理后，用去离子水（DI水）冲洗芯片，这不仅能促进–OH键的形成，还能去除表面存在的颗粒污染物。
**C. 芯片到晶圆与芯片到小片键合**
C2W和C2C键合均在倒装焊机上进行。首先将晶圆/小片衬底安装在卡盘上，然后精确拾取芯片并将其放置到衬底上。键合过程在室温下进行。键合表面接触时施加50 N的键合力。我们还改变了键合力，以检验是否可以用更小的力（30 N）进行芯片键合。这是因为较小的键合力更为优选，因为它能最小化接触时的机械应力，降低键合过程损伤芯片和/或衬底的可能性。
**D. 键合后退火**
键合后退火将接触时初始的弱界面相互作用转化为更强的共价键，这最终决定了键合强度。对于SiO₂-Al₂O₃体系，退火过程中形成Al-O-Si键，每形成一个键会缩合出一个H₂O分子（Al-OH + HO-Si → Al-O-Si + H₂O），该水分子通过扩散从键合界面排出[9]。为了优化适用于我们应用的低温退火工艺，我们研究了不同的退火温度（250、225、200、175和150°C）和不同的退火时间（1小时和3小时）。我们还研究了退火过程中对C2C样品施加机械压力的影响，以观察键合强度是否有任何提升。
**E. 键合表征**
**图2** C-SAM图像：(a) 键合的半晶圆（C2W）和 (b) 键合的小片（C2C）；不同的键合界面结果：(c) 良好键合，(d) 大小空洞，(e) 局部键合。
退火步骤之后，使用共聚焦扫描声学显微镜（C-SAM）对样品进行键合界面表征。所得的C-SAM图像能突出显示键合缺陷，例如空洞和局部键合（如有）。图2(c)显示了一个优良的键合界面，理想情况下键合界面的图像应完全是黑色的。另一方面，图2(d)显示了存在一个大空洞和一些微空洞，分别表现为大的和小的白点；而图2(e)显示了局部键合，界面的一部分呈白色，表明未键合。此类缺陷通常源于表面颗粒污染，阻碍了牢固键合界面的形成。根据C-SAM图像，选择键合界面无缺陷的键合芯片进行芯片剪切测试。芯片剪切测试测量以千克为单位的剪切载荷，可用于计算以MPa为单位的剪切应力形式的键合强度。
**III. 结果与讨论**
我们初步的C2W研究探讨了超薄Al₂O₃薄膜厚度与所得键合强度之间的关系。对于以下退火温度重复了该实验：250、225、200、175和150°C。
**图3** 不同厚度（5nm SiO₂、2nm Al₂O₃、3nm Al₂O₃、4nm Al₂O₃ 和 5nm Al₂O₃）的平均键合强度随退火温度变化的曲线图。
图3展示了每个样品（5 nm SiO₂和2至5 nm Al₂O₃）在上述退火温度下的平均键合强度。与Yeo等人的发现一致，Al₂O₃-SiO₂在界面处的键合比SiO₂-SiO₂更牢固，表现为测得的键合强度更高。此外，观察到键合强度随退火温度降低而下降的趋势。这是意料之中的，因为在较低温度下，从临时界面相互作用转化为共价键（Si-O-Si或Al-O-Si）的速率较慢，可能导致转化不完全[10]。此外，在相同温度下退火的不同厚度Al₂O₃薄膜组中，键合强度总体上随厚度增加而呈下降趋势，其中2 nm Al₂O₃样品在250°C时键合强度高达35.8 MPa，在175°C时高达14.1 MPa。我们设定10 MPa作为判断键合足够良好的最低键合强度基线，因为它足以承受后续工艺（如操作、芯片贴装、引线键合或热循环）产生的机械应力[11]。因此，这表明采用2 nm Al₂O₃薄膜厚度进行低温直接键合是可行的。同时，对于光子学应用，较薄的电介质薄膜层更受青睐，以最小化信号干扰。因此，2 nm Al₂O₃是在实现良好键合强度和低信号干扰两方面的最佳厚度。
进一步实验研究了倒装焊过程中施加在芯片上的键合力对所得键合强度的影响。50 N键合力是直接键合通常使用的基准力。测试了较低的30 N键合力，因为较低的键合力更能最大限度地减少键合过程的机械压力对芯片和/或衬底的潜在损伤。
**图4** 2 nm Al₂O₃ 在 30 N 和 50 N 键合力下键合时，平均键合强度随退火温度变化的曲线图。
图4显示，降低键合力导致键合强度显著下降。即使在250°C和200°C的中等高温下退火，使用30 N力键合得到的键合强度仍低于10 MPa。因此，这凸显了50 N键合力对于获得足够高的键合强度是必要的。
外还探讨了退火时间与键合强度之间的关系。在低温退火下，从界面相互作用转化为共价键的速率较慢，导致转化不完全，从而键合强度较低。延长退火时间可能使所有转化得以完成。
**图5** 2 nm Al₂O₃ 在退火时间为 1 小时和 3 小时时，平均键合强度随退火温度变化的曲线图。
图5显示，将退火时间延长至3小时对键合强度的影响极小。任何微小的偏差可归因于键合时表面污染程度的变化。因此，我们得出结论：较长的退火时间对键合强度的影响可忽略不计。低温退火下键合强度较低的一个可能原因是界面相互作用向共价键的转化不完全。因此，理论上较长的退火时间应该产生更高的键合强度，因为它允许更完全的转化。然而，在1至3小时的测试窗口内，我们观察到对键合强度的影响极小。这表明要么在测试条件下转化率很早达到饱和，要么键合强度受限于界面缺陷而非反应动力学。
基于C2W测试，最优参数组合如下：2 nm Al₂O₃薄膜厚度、50 N键合力、1小时退火时间。在追求低温退火的过程中，在150°C下，键合强度未达到10 MPa，最高为8.5 MPa。另一方面，在175°C下，证明可以达到≥10 MPa的键合强度（14.1 MPa）。然而，键合强度值在7.5至14.1 MPa之间波动，意味着键合样品并非总能稳定地实现足够牢固的键合。此外，在图3中观察到一些异常的平均键合强度值，例如250°C下的4 nm Al₂O₃、225°C下的3 nm Al₂O₃和175°C下的4 nm Al₂O₃。这种不一致性源于键合位点的颗粒污染，污染来源包括人工操作、划片锯屑以及样品在不同设备之间运输等。因此，进一步改进污染控制对于实现低温直接键合至关重要。
随后进行了C2C测试，以模拟在倒装焊机中实际SOA在PIC上的直接键合过程。将具有2 nm Al₂O₃薄膜的InP芯片键合到具有1 µm SiO₂薄膜的硅小片上。芯片尺寸从C2W测试中的1.5×1.8 mm更改为C2C测试中的1×2.5 mm，以观察芯片尺寸对所得键合强度的任何影响。如表I所示，C2C样品的键合强度结果与C2W样品相当且在相同范围内。这确保了C2C形式下键合强度的可重复性。此外，这表明芯片尺寸对键合强度很可能几乎没有影响。
为改进污染控制，研究了不同的等离子体参数（N₂气体流量、功率和持续时间）。等离子体处理（包括N₂等离子体）可以去除表面颗粒污染物[12, 13]。因此，采用更强的N₂等离子体以去除更多颗粒污染物，从而提高键合强度。
表II列出了测试的等离子体参数以及测得的接触角。接触角是表面润湿性的指标，润湿性随表面清洁度的提高而改善。因此，较低的接触角可以表明更好的表面清洁度。
**图6** 在15×30 mm小片上测量的接触角，对应不同等离子体参数：(a) 无等离子体，(b) 50 sccm；60 W；15秒，(c) 100 sccm；60 W；15秒，(d) 50 sccm；100 W；15秒，(e) 50 sccm；60 W；30秒。
图6展示了表II中每组参数测得的接触角。在不进行任何等离子体处理的情况下，平均接触角为23.7°。在经过先前建立的等离子体处理（50 sccm；60 W；15秒）后，接触角降至11.8°。为获得更好的清洁度，分别测试了更高的气体流量、功率和持续时间。结果表明，50 sccm、60 W和30秒N₂等离子体的组合达到了最低接触角2.47°。
使用更强的等离子体参数，测试了具有2 nm Al₂O₃的C2C样品。
如表III所示，在200°C退火下，所得键合强度范围为13.2至17.3 MPa；在150°C退火下，范围为4.1至5.7 MPa。键合强度的轻微下降可能是由于等离子体处理对表面薄膜的过度刻蚀和溅射导致表面–OH键形成减少。这减少了键合时的接触面积，从而导致向共价键的转化不够充分。
根据先前改变退火时间的C2W测试，我们得出结论：界面相互作用向共价键转化不完全可能不是低温退火下键合强度低的主要因素。解释该现象的另一个原因是键合转化过程中缩合出的H₂O分子向外扩散较慢[14]。当这些分子被困在键合界面时，会形成微空洞，从而对键合强度产生负面影响。因此，我们探索了在退火过程中使用机械压力将芯片和衬底挤压在一起，以帮助将H₂O分子从键合界面排出。
如图7所示，使用一个压缩夹具，在整个退火过程中将顶部金属板的重量施加在芯片上。
**图7** 退火过程中施加机械压力的金属夹具示意图。
表 IV 显示了施加压力的 C2C 样品与未施加任何机械压力退火的 C2C 样品的对比结果，两者均使用 2 nm Al₂O₃ 并在 150°C 下退火。两个样品一起制备，以消除因表面清洁度不同而产生的偏差。借助机械压力，观察到了显著的改善，键合强度最高达到 13.3 MPa。这表明，通过使用机械压力，可以在 150°C 下实现低温退火。
**IV. 结论**
对芯片到晶圆（C2W）和芯片到小片（C2C）形式的低温直接键合进行了广泛评估。研究结果表明，通过在半导体光放大器（SOA）一侧和硅光子集成电路（PIC）一侧分别采用 Al₂O₃ 和 SiO₂ 电介质中间层，可以实现两者之间的牢固键合。Al₂O₃-SiO₂ 键合无需高退火温度即可表现出足够高的键合强度，这对于我们的应用尤为重要，因为可以防止热处理过程中损坏 PIC 上的其他光学组件。因此，我们可以得出结论：2 nm Al₂O₃ 薄膜厚度、50 N 键合力和 1 小时退火时间是低温 Al₂O₃-SiO₂ 直接键合的最佳参数。退火过程中的机械压力有助于提高键合强度，但由于颗粒污染导致的结果不一致性，仍然是该方法走向商业应用需要克服的巨大障碍。
文章名：Low-Temperature Ultrathin Al₂O₃–SiO₂ Direct Bonding: Development and Optimization for Heterogeneous Integration of All-Optical Neuromorphic Chips
单位：ASTAR
