集成光学收发器利用波长分复用技术，为未来数据中心的紧凑型、高带宽和节能的互联提供了前进的方向。我们在此报告了一种在45nm CMOS工艺中单片集成光学接收器的演示，其中高效的多层光学解复用、带电容调谐控制的能效电子电路以及宽带反向设计光栅耦合器使得基于波长分复用的32通道接收器芯片的实现成为可能。该芯片以1.024 Tb/s的总数据速率运行，所有通道同时以32 Gb/s/通道的速率运行，达到了创纪录的能效71 fJ/b，包括电子电路、光子器件的调谐和控制功耗，以及创纪录的带宽密度4 Tb/s/mm²。该接收器的位错误率低于10⁻¹²，且无需均衡、纠错或数字处理。反向设计的宽带光栅耦合器提供了高效、低损耗的光学耦合到芯片。片上解复用器由Mach-Zehnder干涉仪（MZI）和环形谐振器组成，提供了足够大的通道间隔离度，确保无误差的运行。嵌入解复用器环形谐振器内的电容相位调节器用于波长对准，且静态功耗为零。MZI和环形谐振器周期性地被选择，并自动锁定到相应光载波的波长。实现的单片接收器提供了一个可扩展、节能和可靠的解决方案，用于超千兆比特每秒（Tb/s）光互联。

随着计算需求的增长，特别是人工智能（AI）、机器学习（ML）和其他高性能计算（HPC）工作负载的增长，数据中心基础设施正在发生重塑，迫切需要前所未有的性能扩展。与此同时，超大规模数据中心的能源消耗持续增加，进一步加剧了本地电力网的压力，而互联能源消耗已成为其整体电力预算的重要组成部分。光互联提供了高能效、带宽密度和高数据速率，已成为应对新兴HPC工作负载需求的有前途的路径。

#0：10mm-10mmsto衬底-bto薄膜（300nm厚度可定制）

#1：sto外延片

2寸 外延 sto 2-20nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#2：a向 bto外延片

2寸 外延 a-向 bto（300nm或者500nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#3:C向 bto外延片

2寸 外延 c-向 bto（150nm或者300nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#离子注入铒代工

#6寸DUV步进式光刻代工，最小线宽180nm，超高性价比，可以只曝光

#快速氮化硅硅光铌酸锂流片 #高性价比 #低成本

#提供8寸 8umSiO2热氧片，6寸15um热氧片 10um 8um热氧片 8寸10um热氧片

ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺

TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺

SINOI晶圆--超低损耗氮化硅薄膜晶圆，210nm-300nm-400nm-800nm

SICOI晶圆；新型量子光学平台500nm-700nm-1um

6寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶300600

8寸LNOI晶圆;8寸LNOI助力更大规模薄膜铌酸锂产品量产

LN/LT-SOI/Si/SIN  W2W&D2W异质集成

流片： 6寸 氮化硅 铌酸锂 硅光 超高性价比流片， 1个BLOCK的价格买一整片晶圆

划重点--全国产-超高性价比-6 寸硅光-氮化硅-铌酸锂流片白皮书

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

作者名：Ali Pirmoradi1,, Zhehao Yu1,, Amirreza Shoobi1, Geun Ho Ahn2, Jelena Vučković2, and Firooz Aflatouni1,

单位：斯坦福&宾大

硅光子技术在推动高速光学输入输出（I/O）技术方面发挥了重要作用。与主要依赖于离散组件的自由空间光学不同，集成光子技术显著减少了系统占用的空间，从而提升了性能并提高了能效。此外，片上收发器（TRX）模块的集成促进了波长分复用（WDM）等复用方案的应用，通过单根光纤传输多个光数据通道，显著提高了整体链路带宽。

集成光学发射器或接收器系统可以通过混合集成（共封装）或单片集成（在同一芯片上）两种方式实现。在混合集成中，通常通过翻转芯片连接或通过中介层连接两个独立的芯片，即电子集成电路（EIC）和光子集成电路（PIC）。虽然混合集成在选择电子和光子制造工艺技术方面提供了灵活性，但由于PIC和EIC之间复杂的电子光子封装所引入的寄生元件，可能会限制能效和操作带宽。此外，随着通道数量的增加，用于调谐、控制和驱动PIC内光子器件的EIC-PIC互连焊盘的占地面积，成为系统可扩展性中的主要因素。相反，单片集成最小化了寄生效应和封装复杂性，从而提升了能效、每通道数据速率以及更大的面积带宽密度。尽管单片波长分复用（WDM）系统提供了一些优势，但电子和光子组件在共享基板上的紧密集成通常会引入热串扰，这可能会降低温度敏感的光子器件的性能。

为了在保持低能耗和高面积带宽密度的同时实现大总数据速率，电子设计倾向于选择适中的每通道数据速率，并增加并行波长分复用（WDM）通道的数量，这需要与光子器件的带宽需求和多波长光源的复杂性相平衡。

波长分复用（WDM）接收器通常由光学解复用器（DeMux）和一组光接收器组成。光学解复用器系统是关键组件，直接影响诸如比特错误率（BER）和能效等关键性能指标。要在超过1 Tb/s的数据速率下实现超低功耗和无误差操作，需要设计具有低插入损耗和高通道间隔离度的解复用器。此外，这种设备应具有抗环境波动和制造过程变化的能力，以避免光信号中的不希望出现的共振偏移以及相位和幅度畸变。无热设计策略可以减少对主动热调谐的依赖，但这种设计通常未考虑因工艺变化引起的器件不匹配效应。基于热调谐Mach-Zehnder干涉仪（MZI）或环形谐振器的光子复用/解复用架构已有相关研究展示。虽然热调谐提供了相对较大的调谐范围，但由于热串扰，它通常会导致较高的功耗和多通道器件调谐的复杂性。光子器件与CMOS电子电路的单片集成使得可以重新利用MOSFET栅极结构来实现基于半导体-绝缘体-半导体电容的光学相位调节器，从而能够以零静态功耗调谐光子器件。

在典型的基于波长分复用（WDM）的光学接收器中，光学解复用器（DeMux）的输出通过光二极管阵列进行光电检测，得到的光电流通过跨阻放大器（TIA）阵列进行放大。为了实现较大的带宽密度、高能效和无误差操作，TIA应提供高增益和带宽、低噪声以及紧凑的占地面积，同时确保低能耗。电感峰值是扩展放大器带宽的常见技术，然而，片上电感器占据较大的空间，可能会显著降低系统的带宽密度。此外，不同通道电感之间的不希望出现的磁耦合可能会引入WDM系统中的通道间串扰。

均衡系统，如决策反馈均衡器（DFE）或前馈均衡器（FFE），可以在光学接收器中使用，以减轻符号间干扰（ISI）和信号失真，然而，这会以降低系统能效和带宽密度为代价，尤其是在更高数据速率下。前向纠错（FEC）则通过降低模拟信噪比（SNR）的要求，换取较低的净吞吐量（由于增加了冗余数据）、额外的功耗、增加的延迟以及降低的带宽密度。

在此，我们报告了一种单片集成的电子光子共设计波长分复用（WDM）接收器的演示，基于光子支持的45nm CMOS SOI平台，实现了1.024 Tb/s的总数据速率，跨越32个波长通道，使用NRZ格式在32 Gb/s/通道下同时调制，且比特错误率（BER）低于10⁻¹²。采用了反向设计的光栅耦合器，耦合损耗为4.5 dB，-1 dB带宽为25 nm，允许在200 GHz的载波间隔下，利用16个光载波进行32个调制通道的宽带操作，确保了无误差检测。光二极管与跨阻放大器（TIA）的单片集成最小化了接口寄生组件，放宽了TIA设计中的增益-带宽-噪声权衡，这与低损耗的解复用和高带宽、低噪声电子设备一起，实现了32 Gb/s/通道的无误差操作，无需使用任何均衡或纠错方案。除了消除后端数字处理、纠错和均衡外，微环器件的电容调谐（具有零静态功耗）和在顺序波长锁定方案中共享控制电子设备，达到了创纪录的71 fJ/b能效，包括电子电路能耗以及光子器件的波长调谐和锁定能耗。

得益于基于共振的光子器件、自动波长锁定和紧凑型无电感跨阻放大器，所实现的光学接收器芯片达到了创纪录的4 Tb/s/mm²带宽密度。

为了提高可靠性，在需要更大调谐范围以克服工艺变化带来的意外影响的情况下，采用了混合电容-热调谐方法用于微环器件，以优化调谐效率同时最小化能耗。实现的节能紧凑型单片光学接收器为未来数据中心的光互联提供了一个可扩展且可靠的解决方案。

图1 | 1Tb/s接收器架构概述。光学发射器（OTX）将输入的16个载波分为偶数和奇数波长通道，并将每个通道平均分成两个光信号，独立地调制这32个通道，并将调制后的载波耦合到4根单模光纤中。光纤将调制后的载波传送到光学接收器（ORX）芯片，在那里，它们通过一个1:2的MZI（Mach-Zehnder干涉仪）解复用阶段，后接一个2:8阶段（由两个并联的1:4环形谐振器基解复用阶段组成）进行解复用。2:8解复用阶段的输出被光电检测、放大并路由到芯片外进行监测。MZI：Mach-Zehnder干涉仪，Mux：多路复用器，DeMux：解复用器，E-Mux：电子多路复用器。

结果
系统架构
图1展示了利用已实现接收器芯片的目标光链路的框图。具有16个模式（载波）的多波长光源（例如光学频率梳或激光阵列）的输出，载波在200 GHz网格上均匀间隔，并耦合到光学发射器（OTX）。在这种配置中，载波被解复用为偶数和奇数波长通道，每个载波被分成两个独立的波导，功率相等。得到的32个光信号分别被独立调制，每个数据流的速率为32 Gb/s，通过四根单模光纤（两根用于偶数波长通道，两根用于奇数波长通道）耦合到OTX中，并耦合到32通道光学接收器（ORX）芯片的四个输入端（本研究）。在这种情况下，每根光纤传递8个载波，载波间隔为400 GHz（无论是偶数还是奇数波长通道），并集中在约1550 nm附近。光信号耦合到ORX芯片后，首先使用1:2 MZI解复用器（DeMux）将每个光纤输出（带有8个载波）解复用为两个分支，每个分支包含4个载波，载波间隔为800 GHz。更宽的间隔有助于减少随后的1:4环形谐振器解复用阶段的串扰要求，从而提高整体信号完整性。每两个1:4解复用阶段（等效于形成一个2:8解复用器）的8个输出被路由到一个8通道光接收器阵列，用于检测和解调8个载波。每个8通道光接收器阵列的电气输出通过一个8:1电子多路复用器（E-Mux）进行多路复用，并路由到芯片外进行监测。

光学解复用器
32个通道的NRZ调制载波通过四根单模光纤传递到光接收器芯片，并通过四个并行的片上1:8解复用子系统进行处理，然后接入光接收器阵列。图2a展示了片上1:8解复用子系统的结构。四根单模光纤中的一根，导引着8个调制载波，载波间隔为400 GHz，位于光学C波段，通过反向设计的光栅耦合器（耦合损耗为4.5 dB）耦合到芯片，并通过纳米光子波导路由到1:2 Mach-Zehnder干涉仪（MZI）基解复用器的输入。1:2 MZI基解复用器作为解交错器工作，将偶数和奇数波长通道分离到其两个输出波导中。MZI输出波导，每个波导包含4个载波，载波间隔为800 GHz，作为2:8解复用器的输入总线波导，在每个总线波导上放置3个微环谐振器，用于选择3个载波（通过其下垂端口），而最后一个载波保持在总线波导输出上。2:8微环谐振器基解复用器的8个输出（6个在环的下垂端口，2个在总线波导的输出端）被路由到光接收器阵列进行检测。图2b展示了1:2 MZI基解复用器（解交错器）的结构，其中使用了两个宽带50%的方向耦合器来形成MZI。弯曲的波导用于设置MZI两个臂之间的延迟差为1.25 ps。热相位调节器用于调节MZI的响应。图2c展示了在不同加热电压下MZI的测量响应。MZI加热器实现了π相位移功率效率Pπ为10 mW。

除了减少电子光子互联的寄生效应外，ORX芯片的单片集成还实现了电容光学相位调节器的应用（参考文献22, 27）。图2d展示了在GlobalFoundries 45CLO CMOS工艺中实现的电容调制器结构，其中通过垂直堆叠硅和多晶硅层（后者通常用作MOSFET器件中的栅极）形成光学波导，二者之间由薄的SiO₂层隔开。虽然这层薄的氧化层不会直接与光学模式相互作用，但它作为硅-氧化物-多晶硅电容的直流电流绝缘屏障，当电压加在电容两端时，消除了静态功耗。通过在硅-氧化物-多晶硅电容上施加直流电压，光学波导中的电荷分布（与光学模式重叠）得以调整，从而导致有效折射率的变化，进而实现光学相位的调节。

图2e展示了用于2:8解复用器中的电容调谐微环谐振器的结构。通过和下垂耦合区域的长度为8 µm。微环（包括耦合区域）由一层多晶硅-氧化物-硅层堆叠形成。除了耦合区域外，整个微环的折射率可以通过电容调谐。微环的所有3个端口波导中的多晶硅部分被锥形化，以逐渐将硅波导过渡到多晶硅-氧化物-硅波导并再过渡回来。尽管电容相位调节器具有零静态功耗的优点，但它们的波长调谐范围小于热相位调节器，尽管通常电容调谐范围足以满足微环谐振器的正常操作，但为了增加可靠性并确保在电容调谐范围不足的极端情况下正确操作，实施了一种结合热和电容控制的混合调谐机制，针对每个环形元件，其中轻掺杂硅电阻器，位于环形部分内，作为集成加热器。45CLO工艺中提供的切割槽被整合到微环周围，以增强热调谐效率并最小化热串扰。图2f展示了微环谐振器在不同电压下电容部分和加热器的电容和热调谐响应。环形谐振器加热器提供125 pm/mW的调谐效率。请注意，加热器和电容相位调节器分别引起谐振波长的红移和蓝移。电容相位调节器的最大调谐范围约为0.7 nm。

光学接收器芯片的框图如图3a所示。四个输入光信号通过四个反向设计光栅耦合器阵列耦合到芯片，每个耦合器将一个输入光信号路由到四个子系统中的一个。每个子系统包括一个1:8光学解复用器（DeMux）、一个1:8光接收器阵列、一个用于输出监控的8:1电子多路复用器以及每个Mach-Zehnder干涉仪（MZI）和微环谐振器的单独传感和驱动单元。一个中央监控和控制单元用于将四个子系统内的每个MZI和环形谐振器的波长锁定到相应的目标波长。

为了补偿温度波动或制造过程变化引起的有效折射率的非预期变化，MZI和微环器件按顺序选择，监控它们的状态（即凹槽波长相对于目标载波波长的位置），并在反馈回路中调整MZI或环形谐振器内的光学相位调节器（电容或热调节器）。图3b展示了环形存储和驱动（RMA）单元的框图，RMA单元包括电容驱动通道和热驱动通道。存储和驱动通道的设计参考了我们之前的工作（参考文献28）。在电容驱动通道中，使用一个5位上下计数器作为存储单元，通过电平转换器和数模转换器（DAC）调节加在相应电容相位调节器上的电压。热驱动通道中的电子电路与电容驱动通道相似，不同之处在于它利用7位移位寄存器作为输入存储器，并且在输出端使用加热器驱动器。需要注意的是，计数器和移位寄存器中的位数是根据驱动增益和所需的调谐分辨率来设定的。

图3c展示了MZI存储和驱动（MMA）单元的框图，其设计与RMA的电容驱动通道相同，但使用了一个6位计数器和一个输出加热器驱动器。图3d展示了中央监控和控制（CMC）单元的框图。当CMC单元选择一个微环/MZI时，微环/MZI的状态通过一个嗅探光二极管进行监控，该光二极管从其输出中提取1%的光信号，并将转换后的光电流通过电阻转化为电压后路由到CMC单元。根据检测到的凹槽波长与目标载波波长之间的差异，CMC单元会递增或递减计数器，并调节微环/MZI的共振波长，直到其共振波长达到目标波长（由片上存储的预定义参考电压设置），此时，计数器停止计数并存储其值（对应目标共振波长），然后CMC单元选择下一个器件进行调谐和控制。

图3e展示了MZI和环形谐振器的顺序调谐和锁定过程。请注意，在此测量中，为了便于说明，数据采集的速度被放慢。正如图3f和3g所示，完成对准后，MZI和微环谐振器的波长响应与输入波长网格在奇偶波长总线之间对准。

图2 | 解复用子系统示意图。
a, 1:8光学解复用子系统的框图，包括输入的反向设计光栅耦合器、1:2 MZI基解复用器和2:8微环谐振器基解复用器。
b, 1:2 MZI基光学解复用器的结构。
c, 在不同加热电压下的MZI传输响应。
d, 电容相位调节器的结构，通过垂直堆叠多晶硅、薄氧化物和硅层形成。
e, 用于实现2:8解复用器的电容调谐微环谐振器的结构。
f, 微环谐振器下垂端口响应在不同电容和加热电压下的变化。

解复用单元总共消耗了平均静态功率为10 mW，以校正由于制造过程变化导致的折射率变化，这为接收器的整体能耗贡献了10 fJ/bit。该解复用器实现了大于15 dB的通道间隔离度，插入损耗约为2 dB。

图3 | 光学解复用系统的控制与测量结果。
a, ORX芯片输入端的4:32光学解复用器框图，该解复用器由四个1:8光学解复用器和相关的存储、驱动和控制单元组成。
b, 环形存储和驱动（RMA）单元的框图，具有用于电容和热调谐的两个驱动通道。
c, 用于热调谐MZI基1:2解复用器的MZI存储和驱动（MMA）单元的框图。
d, 中央监控和控制（CMC）单元的框图，按顺序选择和波长锁定MZI和环形谐振器器件。
e, MZI和环形谐振器的测量顺序波长锁定，其中通过逐一启用每个器件的控制单元，首先进行开环计数器扫描以获取并存储与目标波长对应的参考电压，然后在闭环控制阶段，将器件调谐到目标操作点。
f, 对齐后，偶数和奇数波长的MZI波长响应。
g, 波长对准后，环形谐振器的偶数和奇数总线波长响应。垂直虚线标记的“o”对应于每个总线上的三个环形谐振器未选择的载波波长（并作为每个解复用子系统中解复用器的八个输出之一，保持在总线中）。Ri表示第i个微环。

跨阻放大器（TIA）阵列和读出电路
在每个子系统中，1:8解复用器的输出被路由到一个8个光接收器的阵列。在每个光接收器（图4a）中，一个SiGe光二极管，具有0.9 A/W的响应度和50 GHz的带宽，将解复用输出之一的光功率转换为电流，生成的光电流随后通过TIA放大并转换为电压。TIA的设计旨在实现32 Gb/s/通道的无误差操作，同时最大化能效和带宽密度。图4b展示了实现的无电感3级Cherry-Hopper反相器型TIA的示意图，利用跨导与电容比的缩放效益，在较低的供应电压下工作，且无需大头room空间约束。TIA实现了74 dBΩ的模拟跨阻增益，-3 dB带宽为15 GHz，总集成输入参考电流噪声为1.3 µA。无电感的紧凑型TIA的占地面积为43 µm × 12 µm，对应的带宽密度约为62 Tb/s/mm²。

图4 | 光接收器阵列设计和芯片显微照片
a, 每个子系统内光接收器阵列的架构，包括8个SiGe光二极管（PDs），后接8个跨阻放大器（TIA）。使用一个8:1电子多路复用器（E-Mux）一次选择一个TIA输出。输出驱动器用于驱动测量仪器。
b, 无电感的3级Cherry-Hopper TIA的示意图。
c, 光接收器阵列的显微照片。
d, 实现的1.024 Tb/s接收器芯片的显微照片。

为了简化系统测量，每个子系统内使用了片上8:1电子多路复用器（E-Mux），按顺序选择光接收器阵列中8个TIA的输出进行测量，而不会显著降低性能。E-Mux后接输出驱动器，用于驱动测量仪器所呈现的负载。关于TIA、E-Mux和输出驱动器的设计和表征的更多细节，包含在方法部分和扩展数据图1中。

图4c展示了光接收器阵列、E-Mux和输出驱动器的显微照片。图4d展示了实现的光学接收器芯片的显微照片。该芯片使用GlobalFoundries 45CLO CMOS SOI工艺制造，尺寸为2.1 mm²。

系统测量
图5a展示了用于表征实现的光学接收器芯片性能的测量设置。由于片上子系统是独立的，因此四个片上子系统被顺序测量，同时每个子系统的所有调制载波都同时存在。对于每个子系统的测量，输入由八个调制频率信号组成，这些信号间隔为400 GHz。这些频率信号对应于子系统1和2的奇数波长（λ₁、λ₃、……、λ₁₅），通过总线1和总线2进行测量；或对应于子系统3和4的偶数波长（λ₂、λ₄、……、λ₁₆），通过总线3和总线4进行测量。

为了生成子系统1和2的输入调制光信号，四个Thorlabs PRO8000激光器阵列的输出（包括4个分布反馈激光模块）被组合在一起，代表具有波长λ₁、λ₅、λ₉和λ₁₃的载波，这些载波在单根光纤（光纤1）中间隔800 GHz。类似地，另一个Thorlabs PRO8000激光器阵列的四个输出被组合，代表波长为λ₃、λ₇、λ₁₁和λ₁₅的载波（同样具有800 GHz的载波间隔），这些载波被传输到另一根光纤（光纤2）。为了充分捕捉片上光学串扰的影响，光学串扰可能会显著降低系统性能，两个光纤（即光纤1和光纤2）分别承载四个间隔800 GHz的波长，使用两个不同的32 Gb/s伪随机二进制序列（PRBS-7），这些序列由Micram DAC10002任意波形生成器的两个独立输出通道生成，并进行交织。结果是，八个调制载波（波长为λ₁、λ₃、……、λ₁₅）被传输到单根光纤中，通过掺铒光纤放大器（EDFA）进行放大，并耦合到子系统1（或2）。每个载波都与相邻载波相比调制了不同的数据流。在这种情况下，如果相邻波长的载波之间存在串扰，将导致数据损坏并增加比特错误率（BER）。相同的测量设置用于子系统3和4的表征，但使用两个激光阵列中的四个不同激光器来生成波长为λ₂、λ₄、……、λ₁₆的载波。

在每个子系统内，1:8光学解复用器通过片外微控制器进行初始化，并通过片上调谐和控制回路自主调谐，以与国际电信联盟（ITU）波长网格对齐。详细的波长映射如图5b所示，其中通道编号表示路由到TIA阵列的光学解复用器输出波导的顺序。为了简化测量，通过使用四个片上8到1的电子多路复用器（E-Mux）（即每个子系统一个），减少了所有通道的读出所需的输出焊盘数量，从而使得所有32个通道可以通过4组接地信号接地（GSG）射频焊盘进行测量。使用DCA-J 86100C采样示波器和SHF 11100A误差分析仪分别监测光学接收器的电气输出的眼图和比特错误率（BER）。图5c显示了所有32个通道的测量眼图，其中的均匀性展示了通过集成更多通道将接收器芯片扩展到更高总数据速率的潜力。图5d显示了测量的BER，所有通道在32 Gb/s时的BER均小于10⁻¹²，表明整个芯片中所有光子和电子组件的性能一致。需要注意的是，对于眼图和BER的测量，每个子系统的所有调制载波是同时存在的。由于相邻通道的比特流（即与正在测量的载波具有一个较低或较高载波间隔的调制载波）不同，光学和电气串扰的影响虽然很小，但在所有测量中都会存在。接收器芯片展示了高达-8.1 dBm的测量OMA灵敏度（图5e）。图5f展示了测量的浴缸曲线，表明接收器在BER < 10⁻¹²的条件下运行时，保持了22%的单位间隔（UI）时序裕度。总能耗，包括光学解复用器的调谐和锁定以及TIA阵列，约为71 fJ/bit。核心组件，包括光子器件、调谐电子设备和TIA，占地面积约为0.25 mm²，导致了超过4 Tb/s/mm²的面积带宽密度。

讨论
在这项工作中，我们展示了一种单片集成的电子光子波长分复用（WDM）接收器，采用45nm CMOS SOI平台制造，能够在32个波长通道上实现总数据速率1.024 Tb/s。每个通道以32 Gb/s的速率运行，且比特错误率（BER）小于10⁻¹²，得益于紧凑且能效高的架构，具有创纪录的低能效（71 fJ/bit）和4 Tb/s/mm²的带宽密度，同时无需使用均衡和纠错技术。通过实现混合调谐方案，结合了具有零静态功耗的电容相位调节器和局部热相位调节器，该方案平衡了调谐范围、热稳定性和功耗，使得所有通道之间的波长对准既低能且稳健。内置的自主波长调谐和锁定确保了使用片上反馈进行稳定的光学对准，消除了对外部校准机制的需求。使用了无电感、基于反相器的Cherry-Hopper跨阻放大器阵列，这些放大器优化了低电压操作，具有74 dBΩ的增益、15 GHz的-3 dB带宽、小的占地面积和高能效。实现的芯片为下一代数据中心互联提供了一个节能、高密度、可扩展的解决方案。扩展数据表1将所实现的光学接收器芯片的性能与其他研究进行了比较。

在这项工作中，单片集成、节能调谐、紧凑设计、低损耗光子学以及高效能低噪声电子学的结合（使得无需数字信号处理、纠错和均衡）使得所实现的光学接收器具有高能效和紧凑性，非常适合用于未来超大规模数据中心和高性能计算（HPC）系统的部署。

方法
芯片制造
光学接收器芯片采用GlobalFoundries 45CLO CMOS-SOI硅光子工艺单片集成制造，该工艺提供高达280 GHz的𝑓𝑓𝑇𝑇。

图5 | 32通道光学接收器芯片的测量。
a, 测量设置，包括输入激光器阵列、调制方案（确保相邻通道具有不同的比特流）、监控和控制方案以及输出电气眼图和比特错误率（BER）表征系统。
b, 波长-通道映射，跨越C波段24 nm的输入光带宽。
c, 所有32个通道的测量眼图，d, 所有32个通道在32 Gb/s/通道下运行时的比特错误率（BER），同时所有子系统的调制载波是并行存在的。
e, 在典型通道的光电二极管输入端，接收光功率与测量的BER的关系。
f, 测量的接收器浴缸曲线。

该设计采用了500 nm宽的单模光子波导，光学损耗约为1.4 dB/cm，在1550 nm附近；反向设计的光栅耦合器，耦合损耗约为4.5 dB，-1 dB带宽约为25 nm；以及SiGe光二极管，响应度约为0.9 A/W，带宽约为50 GHz。

反向设计光栅耦合器

该系统中使用的光栅耦合器是通过基于软件包（SPINS）变体的光子反向设计方法进行设计的。反向设计过程中，针对本系统中使用的光栅耦合器设计，考虑了三个重要因素。首先，选择在硅片上方的多晶硅层进行优化，以打破光栅耦合器设计的z对称性。这种单层优化最小化了由于层与层之间的错位引起的性能变化。接下来，我们将目标函数框定为针对宽带波长响应，以满足用于多载波源的宽频带要求，该源用于复用通道。利用有限差分频域（FDFD）求解器的目标函数可以描述为：

其中，LE(ϵ)\mathcal{L}_E(\epsilon)LE(ϵ) 是光频率 (ωi\omega_iωi) 下的电场向量化 (EEE) 与波导模式的重叠积分。最后，优化过程受到GlobalFoundries 45CLO工艺的制造设计规则（如最小特征尺寸和间隙尺寸）的约束。

TIA设计、电气多路复用器和驱动器

在图4b中，使用一个大电阻R1R1R1来反向偏置光二极管，从而使大部分交流光电流流入跨阻放大器（TIA），而直流偏置通过一个大直流隔离电容C1C1C1与TIA输入隔离。光接收器的低频角点经过精心设置，通过平衡金属-氧化物-金属（MOM）电容的底板寄生电容与输入数据流的低频成分之间的权衡来实现。

TIA的输入参考电流噪声是实现低比特错误率（BER）的关键因素。图4b中TIA的输入参考电流噪声可以通过以下公式计算32：

其中，kkk 是波尔兹曼常数，TTT 是温度（以开尔文为单位），RFR_FRF 是反馈电阻，γ\gammaγ 是通道噪声因子，gmg_mgm 是放大器第一阶段的等效跨导，Ctot,inC_{\text{tot,in}}Ctot,in 是TIA输入的总电容。这个公式考虑了各个因素对输入参考电流噪声的影响。

对于给定的目标带宽，光二极管与TIA接口的小寄生电容（通过单片集成实现）允许使用更大的反馈电阻 RFR_FRF，这导致更高的跨阻增益，并且如方程2所示，输入参考电流噪声较低。TIA的模拟跨阻增益和输入参考电流噪声功率谱密度如扩展数据图1a所示。

扩展数据图1b展示了实现的8:1电子多路复用器（E-Mux）的示意图，该E-Mux通过一个3层二叉树结构的2:1 E-Mux单元形成。在读出过程中，特定的E-Mux编码激活沿着选定信号路径的2:1 E-Mux单元，同时将其余的2:1 E-Mux单元关闭，以最小化串扰。扩展数据图1c展示了2:1 E-Mux的示意图。扩展数据图1d展示了1:8 E-Mux之后用于驱动片外测量仪器的电压模式CMOS驱动器的示意图。

扩展数据图1 | 光接收器电子学
a, 模拟的跨阻增益和TIA的输入参考电流噪声功率谱密度。
b, 通过3层二叉树结构的2:1 E-Mux单元形成的8:1 E-Mux的示意图。
c, 2:1 E-Mux的示意图。
d, 输出驱动器的示意图。