摘要
我们制备了一种未掺杂 Ge 量子阱，其上方为 30 nm 的弛豫 Ge₀.₈Si₀.₂ 浅势垒。底部势垒由 650 ℃ 生长的 Ge₀.₈Si₀.₂ 与随后 800 ℃ 生长的 Ge₀.₉Si₀.₁ 组成。Ge 组分的变化形成了陡峭界面，可抑制穿透位错密度（TDD）继续进入未掺杂 Ge 量子阱。
Ge₀.₈Si₀.₂ 势垒在 Ge 量子阱中引入了足够的面内平行压应变（ε∥ = -0.41%）。具有浅埋沟道的异质结构场效应晶体管获得了超过 2×10⁶ cm²/Vs 的超高二维空穴气（2DHG）迁移率，并实现了 5.625×10¹⁰ cm⁻² 的极低渗流密度。
此外，在高载流子密度和高磁场条件下，还观察到了可调谐的分数量子霍尔效应。该方法表明，应变锗能够为调控自旋-轨道耦合强度提供材料基础，从而支撑快速、相干的量子计算。
关键词：未掺杂 Ge/GeSi 异质结构；RPCVD；量子计算；2DHG；迁移率；压应变
划重点 ：
mos用 ，量子,Finfet用：
应变锗晶圆 /非应变锗晶圆
硅光用：
硅波导上锗外延代工做硅锗探测器，北方华创设备 ，max 12inch
中远红外波段锗波导：
GeOi晶圆
半导体设备厂，湿化学品厂：
不同成分外延锗晶圆
划重点--销售晶圆和加工SOI晶圆：--220nm薄膜/ 3um厚膜-3umSIO2-675um
ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺
TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺
SINOI晶圆--超低损耗氮化硅薄膜晶圆，210nm-300nm-400nm-800nm
SICOI晶圆；新型量子光学平台500nm-700nm-1um
8寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶300600
6寸X切Z切掺镁薄膜铌酸锂晶圆 ，厚膜 3um 5um 和 薄膜 100-600nm
流片： 6寸 氮化硅 铌酸锂 硅光 超高性价比流片， 1个BLOCK的价格买一整片晶圆
划重点--全国产-超高性价比-6 寸硅光-氮化硅-铌酸锂流片白皮书
我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。
请联系小编免费获取原文
1. 引言
过去几十年中，由于 Ge 中空穴具有较强的自旋-轨道耦合相互作用（SOI）[1-7] 和较弱的超精细相互作用（HFI）[8-10]，它们被认为是半导体量子计算的优良候选体系[11,12]。近期该方向已经取得了重要进展，例如高保真单量子比特操控与读出、超快双量子比特逻辑[13]，以及四量子比特量子处理器及其算法[14-16]。与此同时，自旋量子比特与谐振器之间的耦合也得到了初步探索[12,17-19]。因此，Ge 中空穴为半导体量子计算的大规模扩展提供了良好平台。随着空穴自旋量子比特的发展，高质量 Ge 空穴材料的改进也同步推进，因为材料质量会直接影响自旋量子比特的性能[20-22]。
具有高迁移率的应变 Ge 量子阱异质结，是实现空穴自旋量子比特的有效材料平台。早期研究采用调制掺杂技术，在非相邻层中引入掺杂，从而向有源层提供更多自由载流子。通过调制掺杂方法可以获得 150 万 cm²/Vs 的载流子迁移率[23]。然而，调制掺杂中的强电荷噪声促使研究者转向未掺杂 GeSi/Ge 异质结[24]。相比之下，本征材料平台可以降低漏电、寄生沟道效应和电荷噪声，更适合量子点和自旋量子比特的操控[18-25]。
一方面，为了在该平台中获得高迁移率，引入 Ge 的双轴压应变至关重要。为实现这一目标，需要制备弛豫 GeSi 作为势垒层，以增强 Ge 量子阱中的应变。通常，研究者会先在 Si 衬底上生长 Ge 虚拟衬底，然后通过高温反向渐变法获得弛豫 GeSi 势垒层[25]。另一方面，Si 与 Ge 之间存在 4.2% 的晶格失配，会产生大量穿透位错。因此，在生长过程中降低位错和缺陷引入的散射非常关键。以往研究采用了多种方法来降低穿透位错及其影响，例如两步沉积工艺、循环热退火技术，以及 Si-Ge 合金反向渐变层技术。
在本研究中，我们通过在反向渐变层末端引入创新的 Ge₀.₉Si₀.₁/Ge₀.₈Si₀.₂ 突变结界面，展示了一种高质量未掺杂二维 Ge/GeSi 异质结构。该界面能够在其下方截断穿透位错。除抑制穿透缺陷影响外，该结构还保证了 GeSi 势垒组分和厚度变化的陡峭性。Ge₀.₈Si₀.₂ 势垒使 Ge 量子阱承受 -0.41% 的面内平行压应变。随后，我们制备了霍尔条形异质结构场效应晶体管（H-FETs）。该器件在距表面仅 32 nm 的 Ge₀.₈Si₀.₂ 势垒下形成二维空穴气（2DHG）异质结，并采用标准四探针低频锁相技术，在 T = 16 mK 至 766 mK 条件下进行迁移率-密度关系和磁输运表征。我们获得了超过 200 万 cm²/Vs 的高空穴迁移率，以及 5.625×10¹⁰ cm⁻² 的低渗流密度。同时，清晰的分数量子霍尔效应被观察到，充分证明了该材料平台的低无序度和高质量。
2. 结果与讨论
2.1 异质结构生长与表征
Ge₀.₈Si₀.₂/Ge 异质结构通过 ASM Epsilon 2000 减压化学气相沉积（RPCVD）设备，在 200 mm Si (001) 晶圆上生长。所用前驱体为锗烷（GeH₄）和二氯硅烷（SiH₂Cl₂）。该结构包含 1.7 μm 的 Ge 虚拟衬底（Ge VS），其采用两步法生长：首先在 450 ℃ 的低温条件下生长初始层，随后在 650 ℃ 下生长覆盖层。前一层呈二维平坦生长，但位错密度较高；后一层的外延质量显著提高。
随后在 820 ℃ 下退火 20 min，以确保缺陷密度降至 10⁷ cm⁻² 水平。接着，在 800 ℃ 下生长 750 nm 的反向渐变层，使 Ge 组分从纯 Ge 逐步变化到 90% GeSi，并生长 200 nm 的 Ge₀.₉Si₀.₁ 阶梯层。较薄的反向渐变缓冲层有助于获得更好的材料质量。Ge₀.₉Si₀.₁ 阶梯层之后，在 650 ℃ 下生长 360 nm 的 Ge₀.₈Si₀.₂ 下势垒层。由组分突变引入的陡峭界面可以截断穿过 Ge 量子阱的 TDD。
在 32 nm 厚的顶部 Ge₀.₈Si₀.₂ 势垒下方，生长 16 nm 的 Ge 量子阱。该量子阱能够在 Ge₀.₈Si₀.₂ 势垒作用下获得足够的压应变。表面还覆盖 1.82 nm 的薄牺牲 Si 帽层，以改善栅介质界面状态。最上方三层均在 500 ℃ 下生长。结构示意图见图 1a。
图 1 Ge/SiGe 异质结构的结构表征。a Ge/SiGe 层示意图。b Ge/SiGe 异质结构的 STEM 图像。c 基于 STEM/EDX 得到的 Ge 量子阱中 Ge（蓝色）和 Si（黄色）浓度分布。d Ge 量子阱的 HRTEM 图像。e Ge（蓝色）、Si（黄色）和 O（深蓝色）分布的 EDX 映射。f Ge/SiGe 异质结构的 AFM 图像。
图 1b 给出了 Ge/GeSi 异质结构的 HRTEM 图像。可以观察到，大部分位错被限制在低温 Ge₀.₈Si₀.₂（650 ℃）层以下以及 Ge 虚拟衬底的初始位置附近。图 1c 为 Ge 量子阱的 STEM 图像，显示 Ge 量子阱中没有位错。STEM 图像上给出了 Ge/Si 组分的两条 EDS 线扫描结果：黄色曲线代表异质结位置处 Si 的浓度分布，蓝色曲线代表 Ge 的浓度分布。可以看到，GeSi 与 Ge 量子阱之间的界面较为清晰；但受初始生长过程中热力学驱动力导致的 Ge 原子偏析影响，Ge 与 GeSi 区域之间的界面相较下界面呈现略缓的梯度[26]。后续可进一步优化 Ge/GeSi 界面，以更好地限制量子阱中的载流子。
如图 1d 所示，生长 1.85 nm Si 帽层可能有助于获得优于 GeSi 的介质界面。图 1e 的 EDS 面分布结果表明，Ge 量子阱中不存在 Si 扩散，O 元素也未扩散进入 GeSi/Ge 层。整个量子阱以及上下势垒层均保持了纯净的材料分布。
量子阱位置的应变采用 NBD 进行表征。提取出的晶面间距 d₁(200)、d₂(111) 和 d₃(220) 分别为 2.82 Å、3.25 Å 和 1.99 Å。与标准 Ge 晶体参数对比后，可得到三个方向的压应变分别为 0.28%、0.32% 和 0.51%。同时，我们还测试了 Ge 缓冲层中的 NBD 应变，得到 0.97% 的拉应变。初步判断，该拉应变来源于生长过程中快速冷却引起的 Ge 晶格快速收缩，因为 Ge 的热膨胀系数远大于 Si[25]。
原子力显微镜（AFM）测得的表面粗糙度为 1.53 nm，RMS 图显示表面形貌非常规则。交叉网纹沿 <110> 晶向分布，表面未发现穿透位错密度。这与沉积 Ge VS 和反向渐变 GeSi 缓冲层后测得的交叉网纹形貌一致。其原因在于 Ge 属于面心立方结构，原子在 <110> 晶向上排列最为紧密。在多数情况下，范性形变中的位错滑移方向会沿着原子排列最密的方向，例如面心立方结构中的 <110> 晶向和体心立方结构中的 <111> 晶向。在我们的生长过程中，应变通过位错滑移逐渐且有序地释放，因此未产生会在 Ge 量子阱中引起位错散射的穿透螺纹位错。
为了进一步确定 Ge/GeSi 异质结构的质量，我们进行了高分辨 X 射线衍射（HRXRD）和高分辨倒影空间图（HRRLMs）测试。如图 2a 所示，在（004）摇摆曲线中，Ge VS 与 Si 衬底均已完全弛豫，并且可以清楚观察到 Ge₀.₉Si₀.₁ 和 Ge₀.₈Si₀.₂ 势垒峰。然而，仅通过（004）omega-2theta 扫描很难定义应变 Ge 量子阱的信号。
图 2 Ge/GeSi 异质结构的 HRXRD 分析。a（004）摇摆曲线；b（113）反射附近的 HRRLMs。
在（113）HRRLMs 中，应变 Ge 的位置在倒易空间的垂直轴方向上几乎与 GeSi 势垒峰对齐，说明外延层中的应变弛豫很小（图 2b）。
2.2 霍尔器件制备与表征
为了进一步证明晶圆的生长质量，我们沿 <110> 晶向制备了霍尔条形异质结构场效应晶体管，并在低温 T = 16 mK 下表征其磁输运特性[3]。霍尔条器件的制备流程如图 3a 所示，器件结构如图 3b 所示。图 3c-e 展示了霍尔条器件结构及材料分布。
图 3 霍尔器件的制备与表征。a 霍尔条形场效应晶体管的工艺流程。b 霍尔条形场效应晶体管的光刻掩模。c 霍尔条器件的截面结构（TG：顶栅；CT：接触）。d 霍尔条器件中 Ge/GeSi 异质结构的截面示意图。e 欧姆接触区域和 f 沟道区域的 EDX 映射。
Al 被沉积为欧姆接触材料。形成欧姆接触后（300 ℃，1-2 h），量子阱并未因合金退火而发生变形或弯曲，界面始终清晰且整齐。这也是我们能够在低温下获得高迁移率的原因之一。
图 4a 显示了四端锁相测量电路。两个同步定时锁相放大器可分别测量横向电压 Vxy 和纵向电压 Vxx。转移特性曲线如图 4b 所示。值得注意的是，转移特性曲线会随扫描范围发生变化。空穴在 VTH = -0.8 V 时开始填充沟道，经过多次扫描后漂移到 VTH = -4.6 V，并在 VG = -5 V 时趋于饱和。较高且不稳定的阈值电压（Vth < -4.6 V）可归因于负偏压温度不稳定性（NBTI）效应[27]。
图 4 磁输运测量。霍尔条形 HFET。a 四端锁相测量电路。黑色区域为锁相放大器，绿色区域为源漏端，橙色区域为顶栅。Vsd = 20 μV，f = 230 Hz。b 转移特性曲线。c 迁移率 μ 与密度 p₂DHG 的关系。黑色实点为数据点；蓝色曲线为低密度区拟合曲线，βlow = 10.3824；红色曲线为高密度区拟合曲线，βhigh = 1.6968。两条拟合曲线的置信度均大于 0.999。d 纵向电导率 σxx 与密度 p₂DHG 的关系；红色曲线由 σxx ∝ (p₂DHG - pp)ᵖ, p = 2 拟合，置信度为 0.999。e 密度 p₂DHG = 2.51×10¹¹ cm⁻² 时的量子霍尔效应曲线。f 密度 p₂DHG = 2.71×10¹¹ cm⁻² 时低磁场区的量子霍尔效应曲线。
二维空穴载流子密度 p₂D 和迁移率 μ 由经典霍尔效应获得。图 4c 给出了 μ 与 p₂D 的关系。在高密度区，硅-介质界面中的界面态密度较高，使得稳定且较大的 p₂D 难以获得，因此无法在很高密度下测量最高迁移率。理论上饱和密度约为 5×10¹¹ cm⁻²；实验中选取稳定载流子密度 2.195×10¹¹ cm⁻²，该密度下的迁移率为 198.6×10⁴ cm²/Vs，为应变 Ge 器件建立了新的基准。
我们将该曲线拟合为幂律关系：
在高密度区，βhigh = 1.6968，由此可以确认主要散射机制是由不理想的硅-介质界面导致的远程电荷散射。该结果支持了严重 NBTI 效应的判断。在低密度区，βlow = 10.38，非平衡空穴会隧穿至表面并导致表面钝化[21]。通过对 μ-ln(p₂DHG) 进行线性拟合，可得到临界密度 pc = 5.625×10¹⁰ cm⁻²；根据渗流理论 σxx ∝ (p₂DHG - pp)ᵖ，还可得到渗流密度 pp = 5.624×10¹⁰ cm⁻²（见图 4d），拟合临界密度见文献[29-31]。
该渗流密度低于此前报道的、具有相同 GeSi 势垒厚度的所有其他应变 Ge 器件，说明该外延材料具有低无序度和高质量。需要指出的是，该曲线拟合位于低密度区，但欧姆接触中的热发射过程会引入额外误差。通过引线探针结构可以减小这一误差，因为欧姆接触位于高密度区域，具有较小的欧姆接触电阻[32]。图 4e 和图 4f 展示了磁输运曲线，整数和分数量子霍尔效应均十分明显，进一步证明了上述材料的高质量。
为获得更多信息，我们绘制了不同温度下的 Landau 扇形图。16 mK 下，ρxx 和 ρxy 随 p₂DHG 与磁场 B 变化的 Landau 扇形图分别如图 5a 和图 5b 所示。在高密度区，振荡从 ν = 22 开始；其中 ν 为填充因子，该起始值受到测量精度限制。当ν ≥ 12 时，Zeeman 效应出现，奇数填充因子与谱线发生共振。高迁移率使共振能够在低至 0.3 T 的磁场下开始出现。
图 5 磁输运测量随温度、密度和磁场的变化。a 和 b 在 T = 16 mK 下，ρxx 或 ρxy 随 B 与 p₂DHG 的变化。c pSdH 与 p₂DHG 的关系，黑色实点为数据，红线为线性拟合。d 有效质量 m* 与 p₂DHG 的关系。e 在 T = 182 mK-766 mK、p₂DHG = 2.3×10¹¹ cm⁻² 下，Δρxx 随 B 的变化。f 从图 e 提取的温度阻尼及拟合曲线。g 输运寿命 τt 与 p₂DHG 的关系。h 量子寿命 τq 与 p₂DHG 的关系。i Dingle 比 τt/τq 与 p₂DHG 的关系。j 有效 g 因子 g* 与 p₂DHG 的关系。
我们对 SdH 振荡数据进行傅里叶变换，以计算载流子密度 pSdH。图 5c 中 pSdH 与 p₂DHG 的一致性、拍频的缺失以及霍尔平台零纵向电阻共同证明，该体系为单子带体系，即重空穴体系[33]。图 5e 展示了在 p₂DHG = 2.3×10¹¹ cm⁻² 条件下，归一化 SdH 振荡幅值的温度依赖性。随着温度升高，振荡幅值逐渐阻尼。通过拟合该阻尼过程，可以得到空穴有效质量 m*，如图 5f 所示[20,34]。类似地，也可获得其他密度下的 m*。图 5d 给出了 m* 随 p₂DHG 的变化。黑色实点为提取数据，红线为线性拟合。根据拟合结果，价带顶的有效质量为 m* = (0.0728 ± 0.0066)m₀[35]。
接下来，我们尝试确定主要散射机制。图 5g 中提取的输运寿命 τt 超过 100 ps，建立了新的基准。量子寿命 τq 由 SdH 振荡幅值的磁阻尼获得，τq = 1.7 ps，且几乎不随密度变化，符合理论拟合[36]。图 5i 给出了 Dingle 比 τt/τq 随 p₂DHG 的变化，得到 τt/τq > 40。较高的 Dingle 比、高密度区 μ = p₂DHG^β 中较低的β 值，以及严重的 NBTI 效应共同说明，迁移率主要受硅-介质界面限制[37]。
图 5j 给出了由 Zeeman 分裂获得的面外有效 g 因子 g* 随 p₂DHG 的变化[38]。较低 g* 的结果可由两个原因解释。首先，随着空穴密度增加，费米能级上升，导致重空穴与轻空穴子带混合更深。其次，渐变 Ge/GeSi 界面会使空穴波函数泄漏到 GeSi 层中，从而导致较低的 g*；这一现象也与较高的 m* 有关[39]。
3. 讨论
总之，我们制备了一种高质量未掺杂 GeSi/Ge 异质结，其空穴迁移率达到目前报道的最高 200 万量级。通过快速反向渐变至 90% Ge 含量，过高的组分梯度有效减少了穿透位错。这些提升晶格质量的方法，是获得高迁移率的关键。高晶格质量与高载流子迁移率同时实现，意味着材料具有更低的无序度。
本研究中的 32 nm 顶部势垒比此前报道的 100 万迁移率器件中的 66 nm 势垒更薄，因此更适合制备浅结量子点器件，也更容易作为高质量量子点集成互连的材料平台。霍尔条形 H-FETs 的磁输运表征验证了应变锗体系是低无序、高质量的量子计算平台。高迁移率（198.6×10⁴ cm²/Vs）和低渗流密度（5.642×10¹⁰ cm⁻²）为应变锗体系建立了新的基准。
然而，器件不稳定性、高密度下μ-p 关系中的低幂指数，以及较高的 Dingle 比均表明，高密度条件下迁移率的主要散射机制为远程带电杂质散射，也就是说，半导体/介质界面的影响占主导。就晶圆生长而言，后续应寻找更合适的帽层厚度。其次，在后续工艺制备中，与合金欧姆接触相比，采用离子注入技术形成欧姆接触可以为后续界面处理提供更大的工艺冗余，例如界面清洗、高质量超薄氧化层生长以及钝化处理。总体而言，本研究为半导体量子计算的多比特扩展提供了良好的材料基础。
文章名：Undoped Strained Ge Quantum Well with Ultrahigh Mobility
Grown by Reduce Pressure Chemical Vapor Deposition
作者：
Zhenzhen Kong1,2#, Zonghu Li3#, Gang Cao3,4, Jiale Su1, Yiwen Zhang1,2, Jinbiao Liu1,2, Jingxiong Liu1,2, Yuhui Ren1,2, Laiming Wei5, Guoping Guo3,4,6, Yuanyuan Wu7, Henry H. Radamson1,7, Junfeng Li1, Zhenhua Wu1,2, Haiou Li3,4, Jiecheng Yang3, Chao Zhao8, GuileiWang
单位：
1Integrated Circuit Advanced Process R&D Center, Institute of Microelectronics, Chinese Academy of Sciences, Beijing 100029, P.
R. China;
2 School of Integrated Circuits, University of Chinese Academy of Sciences, Beijing 100049, P. R. China;
3 CAS Key Laboratory of Quantum Information, University of Science and Technology of China, Hefei 230026, P. R. China
4Hefei National Laboratory, Hefei 230088, P. R. China
5 School of Advanced Manufacturing Engineering, Hefei University, Hefei 230601, P. R. China
6Origin Quantum Computing Company Limited, Hefei 230026, P. R. China
7 Research and Development Center of Optoelectronic Hybrid IC, Guangdong Greater Bay Area Institute of Integrated Circuit andSystem, Guangzhou 510535, P. R. China;
8Beijing Superstring Academy of Memory Technology, 100176, P. R. China
