12寸翘曲晶圆 库存
Wrap值列表--马鞍形碗型：
2mm-6pcs
1mm-5pcs 501um545um550um584um599um626um635um638um643um652um681um705um708um712um719um724um729um730um736um762um537um540um553um557um582um597um612um
本文核心：晶圆翘曲的改善与注入区与非注入区之间的应力补偿相关。PECVD 制备的 Si₃N₄ 薄膜中应力补偿机制归因于 Si₃N₄ 薄膜中 Si–N、Si–H 和 N–H 键的断裂，这在注入区与非注入区之间引起应力差异，最终实现 3D NAND 前后（Si₃N₄）薄膜应力的平衡，从而使 3D NAND 闪存的晶圆翘曲由卷曲形变为平坦。
摘要
晶圆翘曲是 3D NAND 闪存制造中最关键的挑战之一。本研究中，在常温下对 PECVD 制备的 Si₃N₄ 薄膜施加不同宽度的图案化离子注入，以释放应力，实现卷曲形晶圆翘曲的调控。该注入图案方法可用于精确控制 Si₃N₄ 薄膜的局部应力，从而灵活调节晶圆的二维（平面视图）和三维轮廓，从卷曲形到平坦。通过图案化晶圆几何（PWG）、透射电子显微镜（TEM）、傅里叶变换红外光谱（FTIR）、电子顺磁共振（EPR）、X 射线光电子能谱（XPS）、原子力显微镜（AFM）以及纳米压痕分析，对注入前后的 Si₃N₄ 薄膜的性能、微结构、薄膜应力和晶圆翘曲进行了研究。
通过分析得出，晶圆翘曲的改善与注入区与非注入区之间的应力补偿相关。PECVD 制备的 Si₃N₄ 薄膜中应力补偿机制归因于 Si₃N₄ 薄膜中 Si–N、Si–H 和 N–H 键的断裂，这在注入区与非注入区之间引起应力差异，最终实现 3D NAND 前后（Si₃N₄）薄膜应力的平衡，从而使 3D NAND 闪存的晶圆翘曲由卷曲形变为平坦。由于离子注入在常温下进行并可改善晶圆表面粗糙度，离子注入有助于器件可靠性及 3D NAND 闪存的后续工艺。本研究首次报道了一种新型常温图案化离子注入方法，可用于调节局部应力并调控 3D NAND 闪存制造中的晶圆翘曲。
1. 引言
为了满足小型化、高速、高密度及低成本的要求，3D 集成电路（3D IC）被开发并应用于多种产品，如 3D NAND 闪存 [1]、3D DRAM [2]、CMOS 图像传感器 [3] 等。在 3D NAND 闪存制造过程中，晶圆在制造过程中会受到薄膜应力的影响。通过优化薄膜沉积技术难以有效降低薄膜应力。随着 3D NAND 闪存厚度的增加，薄膜应力问题愈加严重。同时，图案设计、结构及高温工艺会在 3D NAND 闪存制造过程中引入额外的薄膜应力 [4]。薄膜应力可能导致晶圆翘曲和变形加剧，最终超过 3D NAND 闪存制造中加工设备的限制 [4–7]。同时，晶圆翘曲会导致晶圆中心与边缘的曝光条件差异，进而引发缺陷并降低晶圆边缘芯片的质量 [8,9]。此外，用于化学机械抛光的机械载荷可能引起层间剥离，成为后端工艺中 3D NAND 闪存失效的主要原因 [10]。另一方面，晶圆翘曲和变形会影响晶圆在加工设备上的真空程度及静电吸附力，从而影响背面冷却气体供应及 3D NAND 闪存加工过程中的稳定性 [11]。因此，有必要尽量减小晶圆翘曲，以实现最高芯片产量和最佳可靠性，并防止潜在的 3D NAND 闪存失效 [12]。
由于 3D NAND 闪存的图案布局设计、结构及高温工艺，晶圆在制造过程中容易出现卷曲形翘曲 [12]，如图 1(a) 所示。
图 1. (a) 卷曲形晶圆翘曲的三维轮廓，(b) 定义 X 方向（BL：比特线）和 Y 方向（GLS：门线分割，WL：字线）。
卷曲形翘曲具有各向异性，即 X 与 Y 方向的晶圆翘曲不相等 [13]，X 与 Y 方向定义如图 1(b) 所示。3D NAND 闪存的布局设计和结构显示，比特线（沿 Y 方向）与字线（沿 X 方向）互相垂直，如图 1(b) 所示。由于门线分割（GLS）沿 X 方向（字线）将 3D NAND 闪存阵列切割成更小的存储单元，X 与 Y 方向存在应力和晶圆翘曲差异，从而形成图 1(a) 所示的晶圆翘曲轮廓。由于 3D NAND 闪存存在严重的卷曲形翘曲轮廓，因此固定晶圆在加工设备上需要更高的真空度和静电吸附电压，导致晶圆在加工过程中或加工后出现开裂或移位。一些解决方案被提出用于改善和控制晶圆翘曲，包括非均匀集成应力补偿 [14]、炉内退火 [14,15]、尖峰退火 [5,16]、激光退火 [13]、在晶圆背面沉积薄膜以改善凹凸翘曲及背面图案化 [17]、字线金属优化 [7,18] 以及材料填充 [19]。然而，这些方法均增加了高温工艺步骤和成本，且无法单独改变 X 与 Y 方向的晶圆翘曲。同时，3D NAND 闪存制造中的高温工艺步骤可能导致在线缺陷和器件失效。因此，有必要开发一种常温工艺，以解决 3D NAND 闪存制造中的卷曲形晶圆翘曲问题。
离子注入已被广泛应用于 3D NAND 闪存及微机电系统（MEMS）制造。此外，离子注入的能量和剂量可以在常温下精确控制 [14]，以打断薄膜中的化学键并调节薄膜应力。一些文献报道了离子注入用于调整器件特性 [20]。Si₃N₄ 薄膜通常用于 3D NAND 闪存制造 [21]，通过 CVD 工艺沉积，具有高达 1000 MPa 的拉伸应力 [14]。因此，带有 Si₃N₄ 薄膜的晶圆在 3D NAND 闪存制造中通常存在严重的翘曲问题。
在本工作中，开发了一种常温图案化离子注入方法，采用高能量（MeV 级）及不同注入宽度，以调节 PECVD 制备的 Si₃N₄ 薄膜的局部应力及晶圆翘曲。通过控制离子注入图案宽度，可在常温下局部调节注入区域和非注入区域的 Si₃N₄ 薄膜应力，从而平衡 X 与 Y 方向的晶圆翘曲。通过该方法，晶圆轮廓可从卷曲形改善为平坦。系列表征方法和应力分析模型表明，离子注入可精确影响 Si₃N₄ 薄膜的化学网络，如 Si–N、Si–H 和 N–H 键，从而降低注入图案区域内的 Si₃N₄ 薄膜应力。离子注入后，Si₃N₄ 薄膜表面粗糙度相比注入前得到改善，有利于 3D NAND 闪存制造。同时，离子注入在常温下进行，更好地保持 3D NAND 闪存器件的性能。
2. 实验
本文中的所有实验均在洁净度为 1000 的实验室环境下，使用 12 英寸（300 mm）晶圆进行。工艺从硅基底晶圆开始。在 Si₃N₄ 薄膜沉积前，采用标准化学工艺对硅基底晶圆进行清洗。随后，采用标准 PECVD 工艺，通过 SiH₄ 与 NH₃ 的反应在晶圆表面沉积 Si₃N₄ 薄膜。薄膜沉积温度为 500 ℃，气体比为 SiH₄/NH₃ = 0.35，氮气（N₂）作为载气加入。式 (1) 和式 (2) 显示了 Si₃N₄ PECVD 沉积的化学反应方程 [22]。为调节 Si₃N₄ 薄膜应力，对薄膜进行了 As⁺ 离子注入。选择 As⁺ 是因为该离子在 3D NAND 闪存制造中最常用作杂质。实验中注入剂量范围为 1 × 10¹² cm⁻² 至 5 × 10¹⁴ cm⁻²，固定能量为 460 keV。图 2 显示了工艺流程。
图 2. 带 Si₃N₄ 薄膜晶圆全晶圆离子注入的结构示意图及工艺流程。(a) 清洗，(b) Si₃N₄ 薄膜沉积，(c) 离子注入，(d) 测试。
晶圆翘曲在离子注入前后通过无接触式 PWG 在常温下进行测量 [5,17,19,23]。凸起形状表示压应力，由翘曲的极性符号 “−” 表示；凹陷形状表示拉应力，由翘曲的极性符号 “+” 表示，如图 3 所示。
图 3. (a) 极性符号 “−” 表示压应力；(b) 极性符号 “+” 表示拉应力；(c) 晶圆翘曲定义示意图。晶圆翘曲指的是相对于参考平面的最大距离与最小距离之差，如图 3(c) 所示。Δ翘曲和 (X-Y) 翘曲可表示为公式 (3)–(5)：
3. Si₃N₄ 薄膜中的分析模型与离子分布
PECVD 工艺沉积的 Si₃N₄ 薄膜属于非晶薄膜 [24]。根据以往模拟结果，离子注入在薄膜厚度方向的分布轮廓近似为高斯分布 [24]。可以获得离子在原子碰撞中的能量密度 [24]。已有研究报道，离子注入的投影范围（Rp）与注入能量（E）呈线性关系 [24,25]。
有必要确认离子沿 Si₃N₄ 薄膜厚度方向的分布。利用蒙特卡罗模拟计算了 Si₃N₄ 薄膜中 As⁺ 的分布，如图 4 所示 [24,25]。
图 4. As⁺ 离子的深度分布。(a) 离子以固定剂量（1 × 10¹⁴ cm⁻²）注入 Si₃N₄ 薄膜，能量不同。(b)-(c) 离子以固定能量注入 Si₃N₄ 薄膜，剂量不同，(b) 注入能量为 60 keV，(c) 注入能量为 460 keV。
在固定离子注入剂量（10¹⁴ ions/cm²）情况下，随着注入能量的增加，离子最大浓度会向 Si₃N₄ 薄膜更深处移动，如图 4(a) 所示。在相同注入能量下，随着注入剂量增加，薄膜内离子注入的分布宽度保持不变，如图 4(b) 和 (c) 所示。用于调节薄膜应力的注入能量和剂量应选择使计算得到的离子投影范围（Rp）小于或等于薄膜厚度。当注入能量和剂量分别选择为 460 keV 和 1 × 10¹⁴ cm⁻² 时，As⁺ 的 Rp 约为 150 nm。
4. 结果与讨论
a) 注入剂量与晶圆翘曲关系
为了研究离子注入剂量对晶圆翘曲的影响，在常温下将固定能量（460 keV）且不同剂量的 As⁺ 离子全晶圆注入到 150 nm 厚的 Si₃N₄ 薄膜中。前表面离子注入工艺如图 2 所示。晶圆在离子注入前后的翘曲如图 5 所示。Δ翘曲由公式 (3) 和 (4) 计算得出。当注入剂量小于 1 × 10¹⁴ cm⁻² 时，X 和 Y 方向的 Δ翘曲随离子注入剂量增加而增大。可以看出，当剂量超过 1 × 10¹⁴ cm⁻² 时，Δ翘曲呈饱和趋势，如图 5 所示。
图 5. 全晶圆注入剂量对晶圆翘曲的影响，剂量范围为 1 × 10¹² cm⁻² 至 5 × 10¹⁴ cm⁻²，As⁺ 注入能量固定为 460 keV。硅基底前表面沉积 150 nm Si₃N₄ 薄膜。(a) ΔX 翘曲，(b) ΔY 翘曲，(c) Δ(X–Y) 翘曲。Δ翘曲 = 注入后翘曲 − 注入前翘曲。每组数据包含 5 片晶圆的实验数据。（关于图例中色彩的解释，请参见本文网络版本。）
通过改变注入剂量，最大 Δ翘曲可调节约 120 μm。X 与 Y 方向的 Δ翘曲大致相等，表明全晶圆注入对 X 和 Y 方向的影响相同，如图 5(c) 所示。
图 6 显示了前表面有无全晶圆离子注入的二维（俯视图）及三维形貌轮廓。
图 6. 离子注入剂量从 1 × 10¹² cm⁻² 到 5 × 10¹⁴ cm⁻² 变化，As⁺ 注入能量固定为 460 keV 时的二维（俯视图）及三维形貌轮廓。Si₃N₄ 薄膜厚度为 150 nm。(a) 未注入离子的 Si₃N₄ 薄膜晶圆，(b) 和 (B) 1 × 10¹² cm⁻²，(c) 和 (C) 1 × 10¹³ cm⁻²，(d) 和 (D) 3.3 × 10¹³ cm⁻²，(e) 和 (E) 6.7 × 10¹³ cm⁻²，(f) 和 (F) 1 × 10¹⁴ cm⁻²，(g) 和 (G) 5 × 10¹⁴ cm⁻²。
沉积 150 nm Si₃N₄ 薄膜后的晶圆轮廓为“+”（凹形）且呈拉应力状态。然而，当离子注入剂量增加至 3.3 × 10¹³ cm⁻² 时，如图 6(d) 和 (D) 所示，晶圆轮廓仍为“+”拉应力；当剂量增加至 6.7 × 10¹⁴ cm⁻² 时，晶圆轮廓由“+”拉应力变为“−”（凸形）压应力，表明 As⁺ 注入过程中 Si₃N₄ 薄膜的应力减小。当离子剂量增加至 1 × 10¹⁴ cm⁻² 和 5 × 10¹⁴ cm⁻² 时，As⁺ 注入未显示晶圆轮廓变化，如图 6(f) 和 (F) 所示。因此，对于 150 nm 厚的 Si₃N₄ 薄膜，最佳注入条件为 460 keV/1 × 10¹⁴ cm⁻²。600 nm 厚的 Si₃N₄ 薄膜测试结果显示，最佳注入条件同样为 460 keV/1 × 10¹⁴ cm⁻²。
b) As⁺ 注入图案与晶圆翘曲
为了研究注入图案宽度对晶圆翘曲的影响，在晶圆背面沉积了 500 nm Si₃N₄ 薄膜。实验中 Si₃N₄ 薄膜仅作为调节薄膜应力的牺牲层，IC 封装后将被移除。图 7 显示了离子注入图案的截面与俯视图。
图 7. As⁺ 离子背面注入图案的定义。在背面注入图案中，晶圆被划分为多个区域，包括 As⁺ 离子注入区和非注入区。(a) 注入图案晶圆的截面示意图，(b) 注入图案俯视图，(c) 注入区与非注入区宽度。
As⁺ 离子注入（460 keV/1 × 10¹⁴ cm⁻²）从晶圆边缘开始，注入区宽度（W1）相等且对称，范围从 0 mm 到 125 mm，非注入区（W2）位于晶圆中间，范围为 50 mm 到 300 mm。图 8 显示了注入图案宽度与晶圆翘曲的关系。在 As⁺ 注入前（注入宽度 W1 = 0 mm），晶圆在 X 方向、Y 方向及 (X-Y) 方向的翘曲分别为 −18.5 μm、−70.4 μm 和 51.9 μm。当注入宽度小于 75 mm 时，X、Y 及 (X-Y) 方向晶圆翘曲随注入宽度增加而减小，如图 8(a) 和 (b) 所示。
图 8. 在固定 As⁺ 注入能量（460 keV）/剂量（1 × 10¹⁴ cm⁻²）下，注入区宽度 W1（0 mm 到 125 mm）和非注入区宽度 W2（300 mm 到 50 mm）对晶圆翘曲的影响。(a) X 方向翘曲，(b) Y 方向翘曲，(c) (X–Y) 方向翘曲。
当注入宽度 W1 达到 75 mm 时，X、Y 及 (X-Y) 方向晶圆翘曲分别达到最小值 6.1 μm、−13.6 μm 和 19.7 μm，如图 8 所示。然而，当注入区宽度超过 75 mm 时，X、Y 及 (X-Y) 方向晶圆翘曲随注入宽度增加而增大。因此，晶圆翘曲最优时，注入宽度为 75 mm。同时，与注入前相比，ΔX 和 ΔY 翘曲分别为 24.6 μm 和 56.8 μm。这表明，通过改变注入图案参数，可单独调节 X 和 Y 方向的晶圆翘曲，从而实现最小化翘曲。
图 9 显示了不同图案化注入宽度下沉积 Si₃N₄ 薄膜晶圆的二维俯视图及三维形貌轮廓。
图 9. 不同图案化离子注入宽度下（W1 从 0 mm 到 125 mm，W2 从 300 mm 到 50 mm）、固定 As⁺ 注入能量（460 keV）/剂量（1 × 10¹⁴ cm⁻²）Si₃N₄ 薄膜晶圆的二维俯视图及三维形貌轮廓。(a) 和 (A) W1 = 0 mm，W2 = 300 mm（未注入离子）。(b)–(f) 和 (B–F) 晶圆边缘注入宽度 W1 与晶圆中间非注入宽度 W2，(b) 和 (B) W1 = 25 mm，W2 = 250 mm，(c) 和 (C) W1 = 50 mm，W2 = 200 mm，(d) 和 (D) W1 = 75 mm，W2 = 150 mm，(e) 和 (E) W1 = 100 mm，W2 = 100 mm，(f) 和 (F) W1 = 125 mm，W2 = 50 mm。
随着 W1 从 0 mm（卷曲形）到 50 mm（卷曲形）变化，晶圆呈“−”压应力。当 W1 达到 75 mm 时，二维和三维晶圆轮廓平坦，如图 9(d) 和 (D) 所示。然而，随着注入宽度增加，晶圆轮廓变为“+”拉应力，二维和三维轮廓从平坦（W1 = 75 mm）变为卷曲形（W1 = 125 mm），因此平坦轮廓的最佳注入宽度为 75 mm。这是由于 3D NAND 闪存前表面薄膜应力与 As⁺ 注入后 Si₃N₄ 薄膜背面应力的平衡，如图 7(a) 所示。
c) As⁺ 注入后 Si₃N₄ 薄膜 TEM 分析
为研究和确认 As⁺ 注入对 Si₃N₄ 薄膜的影响，使用 TEM 表征注入过程中薄膜微结构的变化。图 10 显示了 TEM 图像、高分辨 TEM (HRTEM) 图像及选区电子衍射 (SAED) 图案。非注入区域 Si₃N₄ 薄膜微结构如图 10(a) 和 (c) 所示。
图 10. Si₃N₄ 薄膜注入前后 TEM 图像。(a) 非注入区域，(b) 注入区域，(c)–(d) 对应的高分辨 TEM（HRTEM）图像及选区电子衍射（SAED）图案。
HRTEM 图像（图 10(c)）未观察到晶体颗粒。SAED 模糊衍射环也证实非注入（原位沉积）Si₃N₄ 薄膜为非晶态。当 As⁺ 注入 Si₃N₄ 薄膜后，注入区域 TEM 图像未见明显变化（图 10(b)），HRTEM 图像也无晶格条纹（图 10(d)）。图 10(d) 的 SAED 衍射环仍模糊，确认 As⁺ 注入未改变 Si₃N₄ 薄膜的非晶态。
d) As⁺ 注入后 Si₃N₄ 薄膜 FTIR 分析
为研究 As⁺ 注入过程中 Si₃N₄ 薄膜的化学组成及键结构变化，利用 FTIR 光谱振动吸收分析注入前后各种键的变化，如图 11 所示。
图 11. 原位沉积 Si₃N₄ 及 As⁺ 注入（能量 460 keV / 剂量 1 × 10¹⁴ cm⁻²）后的 FTIR 光谱。(a) 全谱 FTIR 光谱，(b) N-H 伸缩峰位置，(c) Si-H 伸缩峰位置，(d) Si-N 伸缩峰位置，(e) 总氢含量，(f) N-H 含量，(g) Si-H 含量，(h) Si-N 峰高度。SiN 表示 Si₃N₄。
从图 11(a) 全谱可以看出，FTIR 光谱中在 ~3340 cm⁻¹、~2180 cm⁻¹ 和 ~840 cm⁻¹ 处分别对应 N-H、Si-H 和 Si-N 键伸缩模式 [26,27]。在 PECVD Si₃N₄ 薄膜中，~840 cm⁻¹（Si-N 伸缩）吸收峰最强，~3340 cm⁻¹（N-H 伸缩）及 ~2180 cm⁻¹（Si-H 伸缩）峰较弱，表明 Si-N 键在 Si₃N₄ 薄膜中占主导。
FTIR 光谱显示 As⁺ 注入后 Si₃N₄ 薄膜中各键发生红移（低波数方向），如图 11(b)-11(d) 所示。注入后 N-H、Si-H 键及 Si-N 键伸缩峰强度显著下降，如图 11(e)-11(g) 所示，Si-N 峰强度也降低，如图 11(h) 所示。这归因于 As⁺ 注入过程中 N-H、Si-H 及 Si-N 键断裂。
e) As⁺ 注入后 Si₃N₄ 薄膜 EPR 与 XPS 分析
EPR 光谱分析广泛用于检测薄膜缺陷态及未成键化学键。为进一步研究 As⁺ 注入对 Si₃N₄ 薄膜的影响，对注入区域和非注入区域进行 EPR 测试，如图 12(b) 所示。
图 12. (a) 注入图案化晶圆的截面示意图，(b) As⁺ 离子注入前后 Si₃N₄ 薄膜的 EPR 光谱，(c) As⁺ 离子注入前后 Si₃N₄ 薄膜厚度方向的 Si 和 N 原子含量 XPS 光谱。
注入区域 EPR 光谱中出现明显 g1 信号峰。文献报道，g1 峰的出现表明 As⁺ 注入过程中 Si₃N₄ 薄膜化学键被破坏 [28,29]，与 FTIR 中 Si-H、Si-N、N-H 键减少一致。
As⁺ 离子具有一定穿透深度，如图 4 所示。为检测注入对 Si₃N₄ 薄膜 Si 和 N 元素含量的影响，采用 XPS 测试 Si₃N₄ 薄膜厚度方向的原子分布，如图 12(c) 所示。可见，注入区与非注入区 Si、N 元素沿厚度方向保持不变，Si 与 N 原子总百分比接近 100%。由于实验在常温下进行，Si 与 N 原子含量保持不变，与文献报道一致 [30–32]。
f) As⁺ 注入后 Si₃N₄ 薄膜 AFM 分析
采用 AFM 评估 As⁺ 注入前后 Si₃N₄ 薄膜表面粗糙度，以评价薄膜质量。图 13 显示，As⁺ 注入后 Si₃N₄ 表面粗糙度（Ra 和 Rz）改善，其中 Ra 从 0.77 nm 降至 0.32 nm，Rz 从 0.97 nm 降至 0.40 nm。
图 13. Si₃N₄ 薄膜在有无 As⁺ 注入（原位沉积 Si₃N₄）下的表面粗糙度。(a) 粗糙度 Ra，(b) 粗糙度 Rz，(c) 原位沉积 Si₃N₄ 薄膜的表面形貌，(d) As⁺ 注入 Si₃N₄ 薄膜的表面形貌。
我们认为，高能、高剂量离子注入类似于锤击 Si₃N₄ 薄膜表面，从而改善薄膜表面粗糙度。
g) As⁺ 注入过程中 Si₃N₄ 薄膜机制分析
FTIR 结果显示，沉积 Si₃N₄ 薄膜中存在 N-H、Si-H 及 Si-N 键，如图 11 和 14(a) 所示。
图 14. 离子注入引起的应力与晶圆翘曲变化机制。(a) 晶圆上的原位沉积 Si₃N₄ 薄膜，(b) 离子注入后的 Si₃N₄ 薄膜，(c) 离子注入前后 Si₃N₄ 薄膜应力，(d) 离子注入前后 Si₃N₄ 薄膜杨氏模量，(e) 利用 Si₃N₄ 薄膜应力平衡补偿机制调节晶圆翘曲。
沉积 Si₃N₄ 薄膜晶圆呈“+”拉应力，约 1080 MPa（图 6(a) 和 14(c)）。高能 As⁺ 垂直注入 Si₃N₄ 薄膜时，注入区域的 N-H、Si-H、Si-N 键断裂 [25,33]（图 14(b)），Si₃N₄ 薄膜拉应力释放至 289 MPa（图 6(d) 和 14(c)）。同时，Si₃N₄ 薄膜杨氏模量从 181 GPa 降至 174 GPa，进一步表明 As⁺ 注入过程中薄膜内在性质发生改变。
由于注入区薄膜应力降低，而非注入区保持不变，晶圆表面注入区与非注入区应力可相互补偿，导致不同的晶圆翘曲，如图 14(e) 所示。因此，可通过改变晶圆表面离子注入图案灵活调节晶圆翘曲。
5. 总结
综上所述，我们开发了常温图案化注入方法，可灵活调控晶圆翘曲。PECVD 制备的 Si₃N₄ 薄膜应力通过高能、高剂量图案化离子注入得到改变。通过精确调节注入图案宽度，可实现晶圆翘曲调节。Si₃N₄ 薄膜应力松弛归因于离子注入区域原子碰撞中 Si-N、Si-H、N-H 键断裂，在低应力注入区与高应力非注入区之间实现薄膜应力和晶圆翘曲平衡。该常温应力调控方法不会影响 IC 器件特性和可靠性。此外，As⁺ 注入后 Si₃N₄ 薄膜表面粗糙度改善，有利于 3D NAND 闪存制造。因此，可通过图案化离子注入在 3D NAND 闪存及 MEMS 制造中灵活调控晶圆翘曲。
文章名：A novel room-temperature surface Si3N4 patterned As+ ion implant solution to wafer warpagemodulation in 3D NAND flash fabrication
作者：Kun Zhang a , Xiaomin Cheng a,*, Xiangshui Miao a, Zhiliang Xia
单位：华科&长江存储
