#离子阱 #低损耗氮化硅光波导

摘要 - 离子阱是量子技术中最先进的平台之一，应用范围从量子计算到精密计时。朝着更紧凑和可扩展的系统迈进的关键一步是将光子集成电路（PIC）集成到表面离子阱中，以实现芯片上的光传输和对单个离子的光学寻址。目前，大多数实现方案仅依赖于横电（TE）模式光栅耦合器，其中发射的光在芯片平面内偏振。在本研究中，我们设计、制造并表征了硅氮化物（Si3N4）PIC组件，包括耦入结构、分光器和支持TE和横磁（TM）模式的光栅耦合器，且具有相似的光学损耗。我们在760 nm波长下对PIC进行了基准测试，这是Yb+应用的典型波长。所制造的光栅耦合器能够实现对两种偏振光的准直自由空间光束的耦出，展现出不同的发射角度。这种双偏振能力提供了更多的偏振控制灵活性，并扩展了离子阱量子技术的可访问光学设计空间。

关键词：光栅耦合器 / 硅氮化物 / 离子阱 / 双偏振

划重点--销售晶圆和加工#光子晶体腔电子束光刻刻蚀加工SOI晶圆：--220nm薄膜/ 3um厚膜-3umSIO2-675um

ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺

TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺

SINOI晶圆--超低损耗氮化硅薄膜晶圆，210nm-300nm-400nm-800nm

SICOI晶圆；新型量子光学平台500nm-700nm-1um

8寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶300600

6寸X切Z切掺镁薄膜铌酸锂晶圆 ，厚膜 3um 5um 和 薄膜 100-600nm

8寸LNOI晶圆;8寸LNOI助力更大规模薄膜铌酸锂产品量产

LN/LT-SOI/Si/SIN  W2W&D2W异质集成

流片： 6寸 氮化硅 铌酸锂 硅光 超高性价比流片， 1个BLOCK的价格买一整片晶圆

划重点--全国产-超高性价比-6 寸硅光-氮化硅-铌酸锂流片白皮书

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

引言
陷阱离子是众多量子应用的领先平台，包括传感[1, 2]、通信[3, 4]、计时[5, 6]和计算[7, 8]。将纳米光子学集成到表面离子陷阱平台中，已成为朝着可扩展量子计算架构和量子传感器迈进的有前景路线[9–16]。单片集成波导（WGs）和光栅耦合器（GCs）能够以小型化的占地面积稳定地传输定义良好的光束，减小自由空间光学系统的对准敏感性。更重要的是，这些光子组件与CMOS工艺兼容，使得晶圆级制造成为可能[17]。

在现有材料平台中，氮化硅（Si3N4）已发展为一种成熟且多用途的选项，适用于可见光和近红外操作[18–24]。Si3N4具有低传播损耗和高光功率处理能力[18]，并且与CMOS兼容的制造适用于被动和非线性光子设备。薄膜应力控制、刻蚀均匀性和晶圆级加工的进展，提高了可重复性和良率[19, 21, 25]，进一步巩固了Si3N4作为可见光集成量子技术的领先电介质平台。

迄今为止，绝大多数在离子陷阱中应用的Si3N4光子实现方案都是针对横电（TE）偏振进行优化的[9–11, 14, 16]，其中电场平行于芯片表面。这可能限制光束几何形状、耦合方向以及光栅耦合器（GC）的位置，从而使得无法根据离子量化轴传递正确的偏振。最近，实施横磁（TM）模式，即电场垂直于芯片平面，已在集成量子系统和精密系统中得到越来越多的关注，例如Si3N4谐振腔平台用于激光稳定[26]，以及利用GC进行偏振梯度冷却的离子陷阱应用[27]。我们报告了一个Si3N4光子集成电路（PIC）的设计、制造和实验特性，该电路包括耦入结构、分光器、弯曲、锥形段和光栅耦合器等组件。作为一个示例，我们使用760 nm波长用于Yb+离子应用[28, 29]。Yb+系统支撑着一系列最先进的应用，包括精密光学时钟[28, 29]、陷阱离子量子信息处理[30, 31]和基础物理实验[32–35]。我们表征了具有TE和TM模式的PIC，并讨论了如何利用观察到的偏振依赖性来扩展离子陷阱量子技术应用的光子工具箱，提供更多的设计灵活性，并启用双偏振架构。

TE与TM光导
2.1. 芯片设计与制造
芯片布局（图1 a）包括多个功能区域，包括用于表征传播损耗的波导回缩结构、弯曲和弯曲移位测试结构、锥形测试结构、光栅耦合器研究和分光器测试结构，设计用于在760 nm下操作。

图1. a) 制造的Si3N4光子集成电路（PIC）的光学显微照片，显示不同的功能区域：波导截断结构（紫色）、弯曲和弯曲移位损耗结构（青色）、EBL-OL锥形结构（黄色）、光栅耦合器（绿色）和分光器测试结构（橙色）。b) 目标多层堆叠结构。从下到上：Si基底、SiO2 BOX层（L-1）、Si3N4波导-光栅（WG-GC）层（L-2）和用于光入耦的波导层（L-4），这些层由1.25 µm厚的SiO2缓冲层（L-3）分隔。在这些层上方，额外的SiO2缓冲层上覆有金属地面层，3 µm厚的SiO2隔离层以及作为电极的顶层金层。电极上的孔被ITO层覆盖。红色的锥形表示由光栅耦合器发射的光束。

这些区域共同使得对偏振依赖性、耦合效率和损耗机制的全面评估成为可能。每个区域用不同的颜色突出显示，分别对应用于表征光学性能和评估设计变化的不同设备组。

目标多层陷阱堆叠包括介电层和金属层，如图1 b）所示。从硅（Si）基底开始，热生长的3 µm厚埋氧化物（BOX）硅二氧化硅（SiO2）层作为下包层（L-1）。此底氧化层的厚度选择用于抑制光泄漏到硅基底中。在其上方，沉积了200 nm厚的低压化学气相沉积（LPCVD）Si3N4层（L-2）。一个1.25 µm厚的低温氧化硅（LTO）SiO2间隔层（L-3）将此层与15 nm厚的LPCVD Si3N4层（L-4）分开。由于其较大的光模式，这薄的Si3N4层位于堆叠的顶部，以最大限度地减少与硅基底的接触，从而减少基底泄漏。一个额外的3 µm厚LTO SiO2层（L-5）形成了PIC的上包层，设计得足够厚，以防止导模泄漏到上方引入的金属层中。目标堆叠通过一个100 nm厚的金地面层（L-6）完成，以提供电气隔离和屏蔽，接着是一个3 µm厚的SiO2缓冲层（L-7）。形成离子陷阱电极的上金层完成了设想的离子陷阱架构，电极中的孔被覆盖了一个薄的铟锡氧化物（ITO）层，以作为透明导电材料，避免影响陷阱离子[36]。

在PIC的制造中，采用了混合光刻法。大于500 nm的特征，如波导和分光器，使用光学光刻（OL）实现，而较小的特征，如耦入锥形结构，则采用电子束光刻（EBL）进行图案化。因此，Si3N4光栅耦合器的制造分为两个连续的光刻步骤，锥形区域由OL定义，光栅齿随后由EBL图案化，以实现所需的亚微米周期性和占空比精度。选择200 nm的Si3N4层厚度是为了在OL基础上兼容波导制造、GC耦合效率和EBL可达的最小特征尺寸之间做出的折衷。

本研究中展示的所有光子设计和仿真都是基于完整目标层堆叠进行的。这里报告的实验特性是在只制造到L-5层、尚未沉积金属层的代表性光子测试结构上进行的。

2.2. 光子组件设计
2.2.1. 对准容差耦合
耦合区域由三部分组成，使用两个垂直分离的Si3N4层。

图2. 垂直光纤到芯片耦合方案的示意图。
(a) 光纤到芯片边缘耦合进入光子集成电路（PIC）的示意图。
(b) 高效模式转换的双层绝热锥形结构几何形状，用于L-4和L-2波导之间的模式转换。
(c) EBL到OL耦合阶段的示意图。红色箭头表示光在结构中的传播。

较薄的上层用于与输入光纤的模式匹配（见图2a），提供一个扩展的光学模式，与光纤模式场直径相当，而较厚的下层作为芯片上传播的引导层。光通过一个垂直收缩的部分在这两个层之间进行绝热传递（见图2b），通过逐渐变化的有效折射率来最小化模式转换损耗【37】。这种双层和垂直绝热耦合的概念在Si3N4和基于Si的光子平台中得到了广泛应用，以实现高效的光纤到芯片的耦合、亚dB损耗和较宽的对准容差【38-46】。最后，引入了第二个锥形区域，以补偿EBL和OL工艺级之间可能的横向不对准，确保稳健和高效的耦合（见图2c）。
设计使用Ansys Lumerical软件进行，采用有限差分本征模式（FDE）求解器进行模式重叠模拟，以优化光纤到芯片的耦合，使用本征模式展开（EME）模拟来分析绝热过渡和光刻重叠区域。模拟的总耦合损耗为TE模式1.95 dB，TM模式1.65 dB，假设所有制造步骤中的对准完美。当考虑每个耦合阶段500 nm的横向不对准时，总耦合损耗增加到TE模式2.26 dB和TM模式2.03 dB，证明了耦合设计的对准容差。结果的设计参数、耦合效率和模拟结果在附加信息（SI）中总结。

2.2.2. 路由
为了将光传递到离子，它通过芯片上的波导、弯曲和分光器进行路由，然后被引导进入GC。
波导
使用FDE求解器模拟了波导模式，最终的波导几何形状固定为200 nm × 520 nm（高度×宽度），以确保单模操作并避免GC发射中的高阶贡献（见SI）。
弯曲
设计了半径为10、20、40和60 µm的弯曲结构，并设计了弯曲移位结构，用于在弯曲和直线波导之间实现TE模式匹配，使用FDE求解器优化【47】。其原理如图4a的插图所示。对于10、20、40 µm的弯曲，分别实施了30、10、10 nm的弯曲移位Λ。这为降低紧凑弯曲中的模式失配损耗提供了一种有前途的方法，从而增加了光子设计的灵活性【47】。
分光器
多模干涉（MMI）分光器是常见的芯片上的光学功率分配元件，基于多模波导中的自成像效应【48】。MMI分光器使用EME模拟进行设计，用于TE偏振光（见SI）。每个分光器具有38 µm的核心长度、6 µm的核心宽度、10 µm长度、1.6 µm宽度的锥形部分，以及3.14 µm的输出通道间隔。

2.3. TE与TM损耗的实验比较
2.3.1. 设置
使用光纤耦合的760 nm分布式布拉格反射器（DBR）激光器1作为PIC表征的光源。输入偏振被调整，并使用与纳米定位器3对准的单模（SM）偏振保持（PM）2光纤进行耦合。功率计用于测量光功率，而光电二极管上的分支用于监测激光功率的波动。偏振状态通过偏振仪4进行设置（见图3a）。

图3.
a) 光学表征 setup的示意图。红色锥形表示从光子集成电路（PIC）发射的光束。
b) 截断测量，用于推导760 nm波长下TE和TM模式的耦合和传播损耗。以减少不透明度显示的数据点已从拟合中排除。
c) EBL-OL过渡锥形的表征，展示了提取的锥形损耗。插图显示了级联锥形段。

实验使用定制的光纤阵列，该阵列在U形配置中具有PM光纤，与外部波导通道的参考结构对准，或通过单根PM光纤耦合光线并使用三轴对准系统6将其收集到芯片后方的SM光纤5进行。
使用商业显微镜系统7进行光学测量和GC发射的表征，该系统配备了高NA物镜8（0.95 NA）和CMOS相机9。此外，通过将CMOS相机上出耦光的像素强度相加并使用预先建立的校准因子将其转换为光功率来确定光栅效率。在这些测量之前，使用光纤耦合源进行参考校准，以评估物镜的传输并确定与曝光时间相关的像素强度到光功率的转换系数。

2.3.2. 测量
传播损耗
通过测量不同长度波导的传输功率来确定传播损耗，波导以U形配置排列。传输功率随着长度的指数衰减被拟合，从而提取出损耗参数，其中斜率对应传播损耗，截距代表耦合损耗和弯曲损耗的两倍（见图3b）。测量的传播损耗为TE模式（2.91 ± 0.33）dB/cm，TM模式（2.05 ± 0.18）dB/cm。
锥形损耗
Ol-EBL锥形损耗已经通过拟合不同数量的锥形段的波导功率传输衰减进行表征，TE模式的损耗为（1.174 ± 0.070）dB/锥形段，TM模式的损耗为（1.482 ± 0.039）dB/锥形段（见图3c）。
弯曲和弯曲移位损耗
通过将包含不同半径弯曲的波导与直线参考波导进行比较来确定弯曲损耗。提取的值包括曲线部分内的固有传播损耗。然后将总的附加损耗除以弯曲数（200），得到每个弯曲的损耗。
相应的弯曲损耗测量结果分别在图4（a，b）中显示，分别适用于TE和TM偏振光。

图4.
每个弯曲的损耗，分别适用于TE偏振光a)和TM偏振光b)，比较标准弯曲与横向移位弯曲几何形状在不同弯曲半径下的表现。在移位设计中，Λ表示横向偏移，如a)的插图所示。
c) 测量的级联MMI分光器的衰减，分别适用于TE和TM模式。线性拟合提供了每个MMI器件的衰减，并包括来自弯曲和传播损耗的额外贡献。

对于两种偏振光，弯曲损耗强烈依赖于弯曲半径，并且通过弯曲移位设计显著减少。对于TE偏振光（图4a），半径为20、40和60 µm的弯曲显示出低于0.06 dB的损耗。最小损耗出现在20 µm弯曲处，约为0.04 dB，而相应的弯曲移位设计进一步将损耗降低至0.03 dB以下。在较大的半径下，损耗保持几乎恒定，表明辐射和模式失配损耗在此区域内已得到很好的抑制。对于TM偏振光（图4b），也观察到类似的趋势。对于20 µm及以上的弯曲半径，损耗保持较低，40 µm弯曲的损耗约为0.04 dB，20 µm弯曲移位设计的损耗低至0.02 dB。与TE偏振光一样，弯曲移位几何形状始终优于标准弯曲，验证了它在减少两种偏振光模式失配损耗方面的有效性。在10 µm的弯曲半径下，两种偏振光的损耗明显增加，超过了0.1 dB每弯曲。在这个区域，TE损耗增加到约0.11 dB，而TM损耗达到约0.16 dB，表明由于紧凑弯曲半径下模式限制不足，辐射和模式失配损耗的开始。

MMI分光器
分光器的损耗通过使用由光栅耦合器终止的MMI分光器树进行评估，每个配置包含不同数量的MMI。总传输光功率是通过CMOS相机监测的每个曝光时间τ_exp的像素强度pxsum获得的，并以对数形式绘制作为MMI数量的函数。提取的斜率代表每个MMI臂的总损耗，包括一个MMI、两个弯曲和一个150 µm直线波导段。从中可以得出，TE模式的单个MMI插入损耗为（1.88 ± 0.16）dB，TM模式的插入损耗为（0.62 ± 0.30）dB（见图4c）。
耦合损耗
耦合损耗通过两种方式进行估计：（i）通过传播损耗测量，通过从y轴截距中减去弯曲和EBL-OL锥形段的贡献来得到，(ii) 通过直接测量穿过芯片的直线波导的传输功率，并减去传播损耗。方法（i）得到了TE模式的单边耦合损耗为（13.02 ± 1.47）dB，TM模式为（14.08 ± 0.81）dB，而方法（ii）得到了TE模式为（13.89 ± 0.43）dB，TM模式为（14.71 ± 0.43）dB（见图3b）。测量的损耗显著高于模拟预测值，这可能归因于制造过程中引入的锥形尖端宽度偏差。

光栅耦合器的设计与表征
该结构的操作原理如图5a所示示意图所示。

图5.
a) 光栅耦合器（GC）发射的两束光的示意图，分别对应正交的TE和TM偏振光。
b) 制造的Si3N4/SiO2光栅耦合器的顶视光学显微镜图像。
c) 和 e) 分别为TE和TM偏振光的仿真远场强度分布，作为发射角度的函数，评估平面位于距离芯片表面100 µm的位置。
d) 和 f) 分别为从距离芯片表面25 µm到150 µm的实验强度图，拟合后重构了TE和TM偏振光的GC发射轮廓。

与正交的TE和TM偏振光相对应的两束光从单个光栅耦合器（GC）发射，并通过金电极层的开口。制造设备的光学显微镜图像见图5b。

设计
设计优化是通过结合二维和三维有限差分时域（FDTD）模拟在Ansys Lumerical中进行的。在二维模型中，光栅的周期和占空比被改变，以控制TE偏振的发射角度和远场光束形状【49-51】。为了最终确定设计，使用三维FDTD模拟来定义光栅锥形几何形状和光栅锥形宽度，并从结果结构中提取远场强度分布。光栅耦合器的设计主要针对TE操作进行优化，产生了一个30 µm长的光栅段，以实现高效的TE出耦，同时支持良定义的TM偏振响应，从而实现对偏振选择性、发射光束的角度分离、效率及其质量的全面评估。

测量
通过在z方向上以0.5 µm的步长平移显微镜系统，逐片记录xy平面上的出耦强度分布。通过拟合重建的传播轨迹，提取出两种偏振的发射角度，并与模拟结果进行比较，如图5（c-f）所示。TE偏振的测量角度为-52.00°，TM偏振为-62.81°，与模拟值分别为-52.01°和-58.83°非常吻合。角度是相对于表面法线报告的，确保了模拟与实验分析之间的一致性。负角度对应于向后发射的光栅耦合器。

通过椭圆轮廓方法和沿主轴的1D高斯拟合对模拟和测量的远场光束轮廓进行详细比较，结果见图6。

图6.
仿真图(a, c)和测量图(b, d)显示了距离芯片表面100 µm处激光光束腰的远场强度分布，分别适用于TE偏振光(a, b)和TM偏振光(c, d)。

椭圆基方法提供了远场斑点沿主轴的光束直径的几何估计，而高斯模型拟合提供了光束腰和统计置信区间。TE光束的模拟光束腰为（7.96 ± 0.01）µm ×（13.09 ± 0.01）µm，与测量值（9.07 ± 0.24）µm ×（10.79 ± 0.24）µm相比。对于TM偏振，模拟的光束腰为（12.29 ± 0.01）µm ×（19.17 ± 0.01）µm，测量的光束腰为（15.47 ± 0.24）µm ×（17.59 ± 0.24）µm。模拟的光栅耦合器效率为TE偏振-3.61 dB，TM偏振-8.79 dB。这些值与实验测得的效率（TE偏振为（-3.55 ± 0.58）dB，TM偏振为（-9.02 ± 0.69）dB）很好地吻合，这些数据是通过测量发射的自由空间功率与光纤阵列后的功率之比，并减去其余PIC组件的损耗获得的。

讨论
传播损耗
TE和TM偏振光都在制造的Si3N4波导中被引导。测得的传播损耗，对于TE偏振光高于TM偏振光0.86±0.38 dB/cm。这种行为表明，传播损耗主要由侧壁粗糙度主导，因为TE模式与蚀刻侧壁的模式重叠较大。测量的损耗仍高于类似厚度的最先进的Si3N4波导，后者在729 nm下的损耗已降至2 dB【10】。这表明需要进一步优化制造工艺。TM传播损耗可能归因于向地面或基底的泄漏，因为它们较大的垂直模式范围需要足够厚的氧化物层来抑制。过渡到熔融石英基底将进一步减轻基底相关的损耗【52】。

耦合损耗
耦合损耗超过了模拟值，但两种评估方法得出的耦合效率类似，TE耦合略低于TM。这种行为可能与双层边缘耦合器架构有关，该架构对厚芯Si3N4层的锥形尖端宽度非常敏感；锥形入口附近的小制造偏差可能会破坏局部折射率过渡并减小模式重叠（见SI）。使用光纤阵列进行的测量得到了与单光纤配置相当的耦合效率，表明对准约束不会引入显著的额外惩罚。

弯曲和弯曲移位损耗
测量的20 µm半径弯曲损耗大约为0.04 dB，与可见波长Si3N4实验中报告的结果一致【20】。TM偏振光在小半径弯曲中的损耗明显较高，这是因为200 nm的Si3N4厚度是针对TE操作优化的，并且为TM提供了不足的约束，从而增加了曲率引起的辐射损失。这样的偏振依赖性弯曲性能与先前对薄芯Si3N4波导的分析一致【19】。弯曲损耗的最小值移位到较大的半径——从TE模式的20 µm到TM模式的40 µm，这与TM观察到的较低传播损耗一致。

引入弯曲移位结构在紧凑弯曲中特别有效，它们减少了直线到弯曲过渡处的模式失配相关的额外损耗。这一策略对紧凑的光子电路布局或需要最小杂散光和串扰的应用非常有价值，因为它使得密集路由成为可能，而不会妥协光学效率。

MMI分光器
对于TE MMI分光器插入损耗，观察到显著偏离模拟值，而TM性能保持接近预测值。TE损耗的增加可归因于多模区域内侧壁散射的强烈敏感性，这破坏了自成像条件。这个观察结果与平台上较高的TE传播损耗一致。TM模式由于较弱的约束，更不容易受到这种不完美的影响。进一步优化MMI的长度可能会减少残余的插入损耗（见SI）。

锥形损耗
OL-EBL锥形过渡对于TE偏振光与模拟结果良好吻合，而TM模式则观察到较大的偏差。这些偏差可能来自于横向和纵向的不对准，以及传播损耗，这些在模拟中没有考虑到。此外，观察到的行为可以归因于由锥形引起的偏振依赖性模式场分布变化。对于TE模式，锥形减小了与蚀刻侧壁的重叠，从而降低了侧壁散射损耗。相比之下，对于TM模式，锥形可能通过增加模式场与水平层接口的重叠来增强传播损耗，从而放大接口相关的损耗机制。延长锥形长度或采用更高阶的多项式或样条曲线轮廓可能会进一步改善绝热性并减少插入损耗。

光栅耦合器
测量的光栅发射轮廓在整体形状和发散度方面与模拟的远场轮廓非常吻合。当使用高斯光束腰沿拟合的主轴量化时，模拟和测量数据之间的平均绝对偏差在两种偏振模式下为17-18%。TM轮廓显示出一个来自基底背面反射光束的副瓣，这在较大角度时变得明显，因为向上和向下反射光束之间的横向偏移增加。测量的发射角度与模拟值一致：对于TE偏振，发射角与模拟值匹配，并且在实验不确定性范围内一致，而对于TM偏振，约有4°的偏差。

这些差异可能归因于制造公差，例如光栅的刻蚀深度和非均匀光栅设计的占空比的轻微变化。它们也可能是由于目标层堆积的偏差造成的，这些偏差来自于在实验中未能包含上部金属和介质层。TM模式观察到的较大偏差与光栅耦合器在大角度发射时的敏感性增加一致，其中在SiO2包层中的小角度变化会在自由空间中引起较大的偏差。

总体而言，光束形态、发射方向和偏振依赖性发散度仍与模拟结果良好一致，确认了制造的光栅准确再现了模拟的光学性能。

GC效率与模拟预测也很好地吻合（见表1）。

小的偏差可能来源于小的制造引起的变化。TM光栅耦合器观察到的较低耦合效率归因于其较弱的光栅耦合强度。TM GCs的这种行为可能有助于设计高度聚焦的GCs或发射大光束的GCs，其中对出耦强度的精确控制至关重要。

TE和TM光束之间观察到的8-10°角度分离使得两种不同的操作模式成为可能：（i）在光束腰小的情况下，单独定位空间上分离的离子或发射器，或（ii）通过监测TE和TM特定发射角的相对输出强度进行偏振状态区分。该角度分离对应于大约14-18 µm的间距，离子高度为100 µm。这个分离可以通过波导几何形状和光栅占空比进行调节，后者设置了模式之间的有效折射率差异，从而控制最终的光束间距。因此，这种效应在高折射率平台中更为明显。该效应在根本上受限于两种模式必须满足布拉格条件；因此，在较大的向后发射角度下，另一个偏振可能尚未出现。

结论
我们设计了关键的Si3N4 PIC组件，并实验性地表征了其在离子阱应用中的偏振依赖性性能。制造的GC支持两种偏振的出耦，并展示了不同的发射角度。
这种双偏振能力扩展了可访问的光学设计空间，并可用于通过角度复用进行多离子寻址，使得更加紧凑和多功能的芯片内架构成为可能，同时减少了集成离子阱平台中所需的GC数量。与此同时，能够激发两种模式突显了稳健的偏振管理的重要性，因为无意间激发TM模式会产生寄生光束并增加陷阱区域的杂散光。诸如TE-TM分离器或偏振转换器之类的稳健解决方案可以帮助确保良定义的输入状态【53，54】。TM模式较弱的耦合强度对于设计高度聚焦的GCs或发射大光束的GCs具有前景。

此外，由于TM模式对基底泄漏具有更强的敏感性，过渡到熔融石英基底【52】或采用更厚的SiO2 BOX包层可能在未来的实现中是有利的。总之，TE-TM操作引入了一种有用的偏振多样性， complementing了多模光子学中探索的空间复用策略【55】并为下一代量子技术的密集集成、灵活性和可扩展光子接口提供了有前途的路径。

为陷阱离子量子技术基准测试双偏振氮化硅光子集成电路；补充材料

摘要。本补充材料提供了正文中引用的额外仿真结果。S1节总结了多层耦合仿真中使用的步骤。S2节展示了单模波导分析、材料参数以及多模干涉（MMI）分光器仿真。S3节包括了模拟的二维光栅耦合器（GC）出耦效率的比较，分别适用于横向电场（TE）和横向磁场（TM）模式。

S1 耦合仿真
光纤到芯片的边缘耦合通过使用有限差分本征模式（FDE）进行模式重叠仿真进行验证，将光纤的基本模式与光子波导的导模进行比较（见图1）。

图1.
在760 nm波长下，光纤模式（核心直径为4.4 µm）与波导模式（波导宽度为6.5 µm，波导高度为15 nm）之间的仿真重叠积分，针对光纤在y轴和z轴方向的横向对准偏移。
(a) TE偏振光的结果，(b) TM偏振光的结果。

使用本征模式展开（EME）方法评估了双层耦合，其中研究了波导之间的耦合效率随锥形区域横向不对准的变化。结果显示，当锥形长度超过1000 µm时，TE模式表现出稳健的耦合，容忍度可达约1000 nm的横向偏移（见图2a）。在相同条件下，TM模式的表现则较为不耐（见图2b）。

图2.
双层耦合效率与锥形长度的关系，针对不同的横向对准偏移，分别适用于TE模式(a)和TM模式(b)，以及不同的厚芯层锥形尖端宽度(c)。
(d) 不同横向锥形对准偏移的OL-EBL锥形传输。

图2c展示了厚芯Si3N4层的锥形尖端宽度对双层耦合的影响。图2d总结了横向不对准对光学光刻（OL）与电子束光刻（EBL）锥形传输的影响，比较了100 µm EBL段与100 µm OL段。设计参数和模拟耦合效率总结在表1中。

S2 波导和MMI分光器仿真
仿真中使用的折射率是通过椭偏仪测量得到的（见图3a）。

图3.
a) 通过椭偏仪测量的SiO2和Si3N4的折射率。这些值在本研究中所有的仿真中使用。
b) 760 nm下，200 nm厚Si3N4层波导模式的有效折射率与核心宽度的关系。黑色垂直线在520 nm处表示最终设计中选择的波导宽度，以确保单模操作。

然后进行FDE仿真，以确定表现为单模行为的最大波导宽度，定义为有效折射率超过硅二氧化物（SiO2）包层折射率的宽度。

图4.
a) MMI分光器的示意图及设计参数。MMI核心长度为38 µm，核心宽度为6 µm，分离为3.14 µm，锥形宽度为1.6 µm。
b) 模拟的TE和TM传输与MMI核心长度的关系。图中突出显示了两种偏振光的最大传输效率，以及在设计核心长度38 µm处的效率。

图4a展示了MMI分光器的示意图，解释了仿真中使用的参数。图4b展示了TE和TM偏振的核心长度扫描以及每个输出端口的对应传输。图中标出了最大效率的最优长度及所选设计长度。

S3 GC效率仿真
TE和TM模式的光栅耦合器（GC）效率通过二维有限差分时域（FDTD）仿真进行比较。TM模式的出耦效率总体低于TE模式。TM模式的40%出耦效率仅能通过300 µm或更长的光栅长度实现，而TE模式则可以通过50 µm的光栅长度达到相同的效率。占空比（DC）固定为0.5，光栅周期使用布拉格条件计算，以目标为−30°的发射角。所有仿真均在SiO2中进行。

文章名：Benchmarking Dual-Polarization Silicon Nitride Photonic Integrated Circuits for Trapped-Ion Quantum Technologies

作者：Carl-Frederik Grimpe 1, Anastasiia L¨ußmann-Sorokina 1,2,3, Guochun Du 1⋆, Pragya Sah 4,5, Steffen Sauer 1,2,3, ElenaJordan 1, Rijil Thomas 4, Pascal Gehrmann2,3, Maksim Lipkin 4,5, Stephan Suckow 4, Max C. Lemme 4,5, StefanieKroker 1,2,3, and Tanja E. Mehlst¨aubler单位：