我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,6寸DUVKRF电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

碳化硅（SiC）因其优异的电气和机械性能，在微机电系统（MEMS）应用领域中，尤其是在恶劣环境下和高功率电子领域，受到了广泛关注。在这些领域，SiC的表现超过了传统的硅材料。SiC的宽禁带使得其电子器件能够在高于500°C的温度下工作【1】，而硅仅能承受125°C的温度。与此同时，SiC的化学惰性使其不仅能在极端温度条件下工作，还能在恶劣环境中使用，这使得SiC材料在高端MEMS领域具有极高的吸引力和价值。然而，SiC这一术语是多样化的，SiC材料存在多种晶体形态，其中有200多种不同的多晶型。3C、4H和6H是其中最常见的晶体类型。在这三种中，3C-SiC被认为是最适合MEMS应用的多晶型，因为它与传统的硅微加工工艺兼容，并且具有较高的压阻系数【2】。

关于全硅生态系统的一般发展路线图，较高的功能性和密度（系统级芯片SoC）与为了提高芯片上电气布线性能而必须减少的关键尺寸之间存在关联。这些改进不仅在技术方面有所突破，也在架构方面得到了优化。关键的推动力之一是通过硅通孔（TSV）的发明和发展。过去十年中，硅通孔的制造技术不断得到提升，TSV技术已达到成熟水平，可以逐步从被动的2D基础互连层向先进的3D集成迈进。实际上，TSV技术（包括先通孔、中间通孔、最后通孔在主动器件和被动互连层中的应用）已经开始，甚至已经从研究实验室转向某些应用的生产过程。因此，微电子集成的研究活动正在重新聚焦，SiC器件的发展受到了关注，并且近年来在加速发展，部分受到汽车市场新需求和发展的推动。SiC晶圆批量生产制造过程的持续进步、缺陷密度（晶圆表面和晶体内部）的减少、大尺寸晶圆的出现及其更高的成本效益和投资回报率（ROI）为这一全球趋势做出了贡献。较低的缺陷密度提高了晶圆上组件的良率（降低损耗，提高质量），而更大的晶圆直径则允许在同一晶圆上处理更多的组件（提高生产力）。这两者协同作用，最终导致最终设备成本的降低。这一过程一方面增加了市场的接受度，另一方面促进了SiC器件的优势，尽管仍然存在较高的生产成本，但最终创造了有利的平衡。

持续的SiC器件级开发已经迫使我们开辟新的SiC器件集成方案，以充分发挥其卓越性能的优势。在初期阶段，将成熟的硅技术开发和概念应用到SiC中是一个显而易见且务实的考虑。特别是，3D集成技术在过去几年中通过硅技术的推进，显著提升了性能水平，并带来了决定性的优势和提升。然而，SiC的3D集成仍处于初期阶段。SiC的优越物理性能存在“矛盾范式”，与其加工能力直接对立。例如，SiC的化学惰性是一项卓越的特性，使其能够在恶劣环境中使用，但与此同时，这也限制了其通过刻蚀进行结构化的能力。这是生产效能的主要障碍，因为目前还没有适合SiC深度结构化的技术方法，即用于制造腔体、通孔和薄膜的技术方法。为了生产通孔，必须实现具有高纵横比的刻蚀结构（高深度和小空间要求），以实现尽可能高的密度。对于硅材料来说，这通过所谓的Bosch工艺得以实现，该工艺交替进行钝化步骤和刻蚀步骤（即两个部分的刻蚀步骤交替进行），从而使得具有高纵横比的结构可以被生产出来。然而，由于SiC的化学稳定性过高，Bosch工艺无法用于SiC的结构化。目前，SiC基板中确实存在通孔，但这些仅限于非常特定的高端组件，例如用于GaN-on-SiC高频功率器件的背面接地【17】。另一个需要考虑的问题是：SiC能够在较高温度下工作，相比硅材料更适用于高温环境，因此整个封装解决方案也需要适应并承受这些较高的温度。被动和主动SiC互连层可能弥补在高温下的3D集成差距，但这需要适应的互连技术。

本研究旨在为SiC封装的3D集成路线图的出现做出贡献，通过开发硅碳化物通孔（TSiCV）技术，并考虑SiC应用的特殊要求，从而为这一宽禁带半导体的3D集成方案铺平道路。图1展示了三种主要的TSiCV基本概念，用于3D集成。第一种概念展示了一个3D-IC堆叠的有源组件（左侧）。第二种概念基于被动互连层，将多个芯片互联（中间）。第三种概念（右侧）展示了一个倒装芯片MEMS器件，它与应用特定的集成电路（ASIC）结合，使用TSiCV进行连接。

在本文中，我们的目标是展示制造最后两种方案，首先是用于多个芯片互连的被动互连层[图1(b)]，其次是倒装芯片MEMS集成[图1(c)]。

源功率被发现对通孔的刻蚀速率有最强的影响。如图3所示，展示了对于三种通孔直径（40μm、80μm和120μm）在1000 W、1500 W和2000 W源功率下的结果。在图中，40μm的通孔用圆点表示，80μm的通孔用交叉点表示，120μm的通孔用菱形表示。源功率通过点符号的颜色来表示，1000 W的源功率用黑色表示，1500 W用灰色表示，2000 W用红色表示。图中的直线仅用于更好地识别，并不提供个别工艺之间存在线性关系的任何信息。显然，源功率的增加对刻蚀速率有显著影响。可以观察到，随着线圈功率的增加，刻蚀速率也随之增加，这种相关性在所有三种直径中都得到了体现。对于80μm的通孔，1000 W线圈功率时的最大刻蚀速率为1.42μm/min，1500 W时的最大刻蚀速率为1.57μm/min，2000 W时的最大刻蚀速率为1.81μm/min。对于120μm的通孔，最大刻蚀速率更高，测得的最高刻蚀速率为2.0μm/min。此外，图3中显示了最小通孔（40μm）的刻蚀结果为实线，80μm的通孔为短虚线，最大通孔（120μm）为长虚线。

图4. 所有进行的刻蚀实验中，40μm宽通孔的截面图，以及其参数变化。

表I
40μm、80μm和120μm通孔的刻蚀角度

图4显示了所获得通孔的截面图，这里仅展示了40μm直径对应的刻蚀实验结果。所有图像都使用相同的显微镜放大倍数拍摄，并且相对缩放（既没有裁剪也没有放大），因此刻蚀结果，如刻蚀深度或侧壁角度，可以直接进行比较。可以清楚地看到，几乎所有的通孔都有几乎垂直的侧壁轮廓。侧壁角度范围从87.5°到94.1°不等，中位值位于90.1°和90.8°之间。表I总结了不同通孔直径的刻蚀角度。

图5显示了在标记区域中使用的设计，其中包含不同的通孔区域。它由不同的通孔区域组成，分别命名为V1–V120，数字表示区域内通孔的数量。通孔区域V1–V36具有相同的面积大小，但通孔数量不同（即通孔密度递增），排列从2×2到6×6不等。通孔区域V36LD、V110和V120的面积大小不同，但V36LD和V110以及V36和V120的通孔密度相同。

关于刻蚀角度，所有结构的中值为90.1°，而120 μm通孔的中值为90.8°。因此，DoE的参数变化对刻蚀角度的影响很小。

B. SiC MEMS器件的深刻蚀

SiC的化学惰性限制了其结构化和用于大规模微加工。为了克服SiC化学惰性所带来的缺点，进而阻碍其有效的微加工，我们还研究了使用与形成SiC通孔相似的气体混合物进行SiC的深刻蚀。通过JMP软件中的实验设计（DoEs），我们制定了一系列包含29种配方的测试。刻蚀过程通过以下参数进行变化：腔体压力、源功率、工作台功率、SF6流量、O2流量、夹具冷却和掩膜材料。此外，还考察了由镍和铜制成的刻蚀掩膜对SiC的选择性。

在测试中，刻蚀速率介于1.4至4微米/分钟之间，镍的选择性为12至112，铜的选择性为19至113。剖面角度介于82°和104°之间，膜的粗糙度Ra介于0.6至9微米之间，平整度介于19至1070纳米之间。被微掩膜覆盖的区域介于0%和72%之间。

在第二次验证中，作为全面的实验运行，整个晶圆按照最佳平衡的工艺进行了处理和刻蚀，以获得最佳的刻蚀速率、侧壁角度和刻蚀缺陷。图10显示了RIE刻蚀和掩膜去除后的晶圆照片，并放大了一个刻蚀孔洞的细节。

III. SiC 插层

除了刻蚀通孔外，插层的制造还需要进一步的处理，包括通孔侧壁隔离和金属化。为了形成与通孔背面的电气互连，还需要进行研磨工艺，以减薄晶圆并暴露刻蚀的盲孔通孔，便于从背面进行通孔的连通和接入。

PECVD绝缘层的厚度远低于BCB方法。图13显示了带有PECVD衬里、不同行径的TSiCV阵列。图14显示了填充BCB的通孔的X射线图像，具有顶部和底部金属化。这两种工艺都被认为适用于硅和玻璃插层的制造，并且已将金属化工艺应用于这些晶圆。金属化工艺采用钛/铜材料，通过溅射钛和铜的附着层和种子层到通孔中，然后使用电化学沉积将通孔填充铜。填充通孔的过程与常规TSV所采用的工艺相同。

图12. 填充铜的通孔显微镜图像，具有聚合物钝化，并突出显示（黄色线条）激光烧蚀聚合物与用于横截面制备的聚合物之间的界面。

图13. 填充铜的通孔X射线图像，采用PECVD钝化处理，适用于三种不同的通孔直径。
(a) 40微米
(b) 80微米
(c) 120微米

IV. SiC芯片和SiC插层的倒装芯片组装

为了演示使用SiC插层的三维集成，制造了多种SiC芯片，用于组装到SiC插层上。一些简单的平面SiC芯片只准备了单一的金属化层，而具有较高表面起伏的MEMS芯片（深度结构化的SiC）则采用了之前在第二节中描述的刻蚀工艺进行制造。平面SiC芯片被研磨至两种不同的厚度，分别为40微米和100微米。所有这些芯片随后都通过倒装芯片技术组装到SiC插层上。

V. SiC压力传感器在SiC插层上的应用

所开发的TSiCV和SiC插层技术被用于演示SiC压力传感器的三维集成。因此，开发并制造了一种SiC压力传感器。该压力传感器利用了SiC的压阻效应，由Fraunhofer IZM开发。它代表了Wieczorek等人[10]所开发的传感器的进一步发展。为了制造传感器，使用了一个100毫米的4H-SiC基片，基片上生长了两层外延层，并且两层掺杂不同。通过RIE工艺并使用铝硬掩膜，在上层外延层上制作压阻器。下层外延层的掺杂方式相反，形成了与基底的隔离层。所使用的金属化系统由钛、钛-钨氮化物和金的层叠结构组成。焊盘还通过电化学沉积的金进行了额外加固。为了从背面对基体材料进行图案化，使用了第二节B部分中描述的开发工艺。

图20. SiC压力传感器在插层组装前后的桥式电阻和偏置电压。

VI. 结论

在本研究中，开发了一种SiC刻蚀技术，不仅用于制造TSiCV，还用于SiC的深刻蚀，为创新且坚固的MEMS制造开辟了道路。通过实验设计（DoEs）研究了RIE工艺的工艺参数对刻蚀速率和通孔形状的影响。选择了三步“明确筛选”方法，并开发了一个包含40、80和120微米通孔直径以及不同通孔密度的测试设计。对刻蚀通孔的计量/几何测量（如深度、角度）允许创建并验证SiC刻蚀的预测模型。对于直径为120微米的通孔形状，获得的刻蚀速率高达2微米/分钟。在DoE参数空间外，最大刻蚀速率为3微米/分钟，通过将工作台功率从500 W增加到1000 W并将线圈功率设置为2000 W实现。在SiC的深刻蚀过程中，刻蚀速率甚至可达到4微米/分钟。所获得的刻蚀工艺结合通孔电镀并与倒装芯片技术相结合，将推动使用SiC插层进行3D集成的道路，正如在此通过堆叠简化测试载体作为初步示范所展示的那样。这为未来在高温下的封装/集成需求提供了启示，不仅在电气互连技术方面，而且在钝化层的可靠性以及扩散屏障方面。