摘要
纳米机电（NEM）开关具有接近垂直的关断瞬态、零的关态泄漏电流和非易失性行为，是低功耗计算和存储应用的理想特性。为了实现这一潜力，需要大规模集成NEM开关。本文介绍了一种三维（3-D）异质集成平台，该平台利用标准的硅-on-绝缘体（SOI）CMOS工艺，并结合后处理工艺集成硅NEM开关。在该平台中，我们无缝集成了易失性三端（3-T）和非易失性七端（7-T）NEM开关。我们成功地展示了这两种开关类型的电气编程和重新编程，验证了该平台的功能性及其在构建密集集成的NEM开关逻辑电路和非易失性存储器方面的潜力。
#全国产SOI晶圆定制加工 #468寸50nm-15um热氧片
#尺寸4-8寸
#热氧层厚度范围50nm-15um
#膜厚精度最高精度+-5nm
#厚膜SOI-减薄抛光工艺600nm到微米级，加离子束精修，超级高精度膜厚均匀性
#CavitySOI-带空腔SOI晶圆，光刻显影刻蚀键合制作SOI一条龙
普通超薄：SMARTCUT+离子束精修
超级超薄：EPI+SMARTCUT+离子束精修
#超平硅片-TTV500nm
我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,6寸DUVKRF电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。
请联系小编免费获取原文
I. 引言
纳米机电（NEM）开关具有独特的优点，包括近乎垂直的开关斜率和零关态泄漏电流[1]，[2]，使其成为CMOS电路在特定应用（如边缘计算）中的高效能替代品[3]–[5]。NEM开关的应用已经在CMOS电源门控[6]，[7]、现场可编程门阵列（FPGAs）[5]，[8]，[9]、能效查找表（LUTs）[10]–[12]以及存储器件[13]–[15]中得到探索，所有这些应用都得益于减少静态功耗。然而，将NEM开关电路扩展到标准CMOS工厂的制造并在实际系统中实现密集互连，仍然面临着挑战，这限制了其工业应用[3]，[16]，[17]。先前的研究探索了利用CMOS后端线路（BEOL）中的三维金属互连层，如铝[3]和铜[14]，[15]，[18]–[20]，作为NEM开关的结构材料和布线路径。有关集成NEM开关的详细比较，请参见我们的近期工作[21]。然而，这种方法面临材料疲劳、金属结构卷曲、残余应力梯度和热预算限制等可靠性问题[22]。此外，开关设计通常限制为直立悬臂梁结构，因为像曲线结构这样的更多功能性几何形状很难在BEOL限制下实现。相反，单晶硅（Si）NEM开关由于硅的优异材料质量[23]–[25]，提供了更好的长期稳定性，并通过平面光刻图形化提供了更大的设计灵活性[26]。然而，目前大多数Si NEM开关都是在SOI基板上制造的，并且没有多层互连，限制了布线仅限于单层（如Si器件层），并阻碍了复杂逻辑电路的实现[17]，[23]。我们最近报告了在SOI工厂工艺中单片集成Si NEM开关和BEOL互连[17]，[21]。然而，这种方法在可实现的NEM开关集成密度和布线灵活性方面存在严重限制，因为开关不能与互连垂直堆叠。三维集成通过垂直堆叠互连层和NEM开关来增强布线密度，具有实现大规模Si NEM电路的巨大潜力[5]，但这一点尚未实现。在这里，我们介绍了一种三维异质集成方法，该方法利用现有的SOI CMOS工艺（如图1a所示）。通过这种方法，我们展示了集成的三端（3-T）和七端（7-T）NEM开关，具有易失性和非易失性功能。这种架构使得Si NEM开关可以垂直堆叠在BEOL互连上，增强了布线密度和器件数量，从而为构建高密度NEM逻辑电路和非易失性存储器打开了新的方向。
II. 3-D 异质集成方法
为了验证所提出的3-D异质集成平台在实现集成NEM开关中的应用，我们使用了来自成熟SOI CMOS技术节点（XI10，XFAB，德国）的150毫米工厂晶圆，该节点采用了标准的三层BEOL互连堆栈（如图1a(i)所示）。该晶圆从底部到顶部包括：SOI晶圆的硅手柄层、1 µm厚的埋氧化物（BOX）、250 nm厚的单晶硅器件层（该层通常承载CMOS晶体管）、BEOL金属化层、PECVD SiO2介电堆叠层作为释放刻蚀的牺牲层，以及SiO2钝化层。该CMOS工厂晶圆通过低温胶合晶圆粘合方法，将其顶面与预氧化的硅基板（双面抛光DSP）粘合在一起（如图1a(ii)所示）。选择该粘合方法的原因是其简单性，并且对缺陷、界面污染物和粘合界面的颗粒不敏感[27]–[29]。该方法使用了一个520 nm厚的苯环丁烯（BCB）聚合物层，作为中间胶合层，经过旋涂到工厂晶圆上。BCB在100°C下软烘焙2分钟以去除挥发性成分，然后在160°C下预固化3分钟（如图1a(i)所示），同时目标基板在100°C下预烘焙2分钟。随后，晶圆被对准并使用CB8晶圆粘合机（SussMicroTec，德国）在真空中进行粘合。在此过程中，施加了6 kN的粘合力，并且粘合夹具的温度在30分钟内升至250°C，保持1小时，然后在30分钟内冷却至室温，从而完全固化了BCB粘合剂。粘合完成后，使用SF6等离子体的反应离子刻蚀（RIE）刻去硅手柄层（如图1a(iii)所示）。氧化硅目标晶圆（2.8 µm厚的热SiO2）在刻蚀过程中保护了粘合结构，同时BOX层作为有效的RIE刻蚀停层，保护了器件层。去除手柄层后，我们使用无掩膜激光光刻（MLA 150，Heidelberg Instruments GmbH，德国）来定义BOX层需要打开的区域。接着，使用缓冲氟化氢（BHF）刻蚀去除暴露区域的BOX层，从而获得对下方硅器件层的访问（如图1a(iv)所示）。
为了在晶圆粘合、手柄层薄化和BOX开孔步骤后可视化转移的层堆叠，我们对一个基板样本进行了劈裂，并使用扫描电子显微镜（SEM）对晶圆横截面进行了成像（图2a），显示了包括氧化硅基板、BCB层、嵌入介电层中的金属互连、硅器件层和BOX层的层堆叠，按从下到上的顺序排列。图2b展示了经过图1a(iv)所示步骤后的转移层的完整150毫米直径晶圆。为了便于工艺开发，150毫米晶圆被切割成2厘米×2厘米的芯片，用于后续的制造步骤。切割后，我们使用电子束光刻（EBL，Raith Voyager系统，Raith GmbH，德国）在硅器件层中图案化NEM开关，采用正光刻胶（AR-P 6200.09，Allresist GmbH，德国），然后进行RIE工艺，以在硅器件层中定义NEM开关结构（图1a(v)和图1b）。然后，这些结构在两步刻蚀过程中被释放（图1a(vi)和(vii)）。首先，使用2分钟的BHF湿刻蚀部分去除牺牲SiO2层。接着，使用Orbis Alpha系统（MEMSSTAR，英国）进行时间控制的气相氟化氢（vHF）刻蚀，过程在18 Torr下进行2分钟，以完全悬浮可动梁。通常，vHF刻蚀是优选的，因为它能避免NEM释放过程中的粘滞现象[30]，[31]。然而，vHF对所涉及SiO2层的质量和密度非常敏感。低密度或掺杂的SiO2，常用于BEOL介电材料，在vHF刻蚀后可能表现出表面粗糙度、孔隙和针孔（见图3c）。相比之下，BHF湿刻蚀不会造成相同的损害，但增加了粘滞的风险。我们的BHF-vHF组合释放工艺缓解了这两个问题，能够在避免粘滞的同时，最小化vHF刻蚀对SiO2层的损害。
使用此工艺，我们制造了3-T和7-T NEM开关（见图3a和图3b，图像显示的是硅刻蚀后的结果）。这些设计基于我们之前的研究工作[5]，[17]，[26]，并在本研究中进行了进一步的小型化和适应，以适应所使用的工厂基板。开关的详细尺寸见表I。3-T和7-T设计均配置为其悬浮部分在下方SiO2中以400 nm的倒角释放。最终释放步骤后的光学检查确认了约800 nm的倒角，并且在整个芯片上均匀分布，没有观察到弯曲或粘滞问题。图3d显示了下方的金属互连线和连接金属线到开关端子的锚点通孔。
III. 集成NEM开关的设计与表征
为了验证NEM开关的完整性和功能性，我们在悬浮后对制造的开关进行了电气表征。易失性3-T NEM开关具有一个漏极（D0）、一个栅极（G0）和一个连接到源极（S0）的可动梁（图3a）；非易失性7-T NEM开关具有两个漏极（D1和D2）、两个组合的栅极端子（G1和G2），以及一个连接到源极（S）的双稳态圆形梁（图3b）。开关端子通过SOI CMOS工艺的BEOL金属化布线层与探针垫相连。我们在氩气环境中，在热开关条件下，直接探测垫上的电气测量结果。
A. 易失性 3-T NEM 开关
为了激活3-T NEM开关，我们将一个恒定电压（VD = 5 V）施加到D0端，同时将S0端接地（见图3a）。然后，栅极电压（VG）从0 V逐渐增至20 V。当开关触头在拉入电压（Vpi）下接触到D0时，导致通过漏极和源极的电流（Ids）流动，限制为1 nA。当电压下降时，可动梁在拉出电压（Vpo）时与漏极断开。图4a展示了集成3-T NEM开关的实验结果。该器件在发生粘滞前，表现出两次周期的易失性开关。在第1个周期中，测得的Vpi和Vpo分别为18.3 V和12.8 V。在第2个周期中，Vpi增加到23.9 V，Vpo降至5 V。这一变化表明Si-Si接触界面的快速恶化，导致接触电阻增加和耐用性差。引入专用的接触涂层可能是缓解这些问题的一种潜在方法[32]。
B. 非易失性 7-T NEM 开关
对于7-T NEM开关，双稳态梁可以通过两种方式激活：通过在G1上施加电压（VG1），使梁逆时针方向朝向D1（状态“0”），或者通过在G2上施加电压（VG2），使梁顺时针方向朝向D2（状态“1”）。对D1和D2施加恒定电压Vd1 = Vd2 = 5 V，同时将源极（S）接地。从中立位置开始，我们首先通过将VG1从0 V增至17 V来编程状态“0”。在第1次编程周期中，源极在Vpr = 10.4 V时与D1接触（见图4b）。去除栅极电压后，源极仍与D1保持接触，表现出非易失性行为。接下来，我们保持漏极和源极端子的设置不变，将VG2从10 V增加到38 V。图4c显示了在重新编程电压Vre = 18.6 V时，状态“0”到状态“1”的过渡，其中源极从D1断开并立即与D2连接。在我们测量的五个7-T NEM开关中，三个成功编程并在发生永久粘滞前成功重新编程了一次循环。其余两个7-T开关在第1次激活周期后发生了粘滞故障，原因是Si-Si接触的退化。所有测量的7-T NEM开关的第一次编程电压相对稳定，范围在9.9 ± 1.2 V之间（见图4d）。
IV. 讨论与结论
在此，我们报告了一种利用SOI CMOS工厂晶圆的3-D异质集成方法，旨在解决NEM开关的关键可扩展性和布线挑战。通过这种方法，我们展示了将易失性和非易失性NEM开关垂直堆叠在多层金属互连堆栈上，从而实现NEM开关之间的高布线密度的大规模集成。NEM开关的输出节点和激活端子通过标准金属互连层进行布线，从而使未来能够使用相同的互连堆栈将NEM开关与CMOS逻辑集成。需要注意的是，在当前的实现中，Si-Si接触导致较高的开态电阻和有限的循环可靠性。开关的开态电阻估计在100 kΩ到1 MΩ之间，接触涂层对于减少该电阻和缓解由粘滞引起的故障非常重要[21]。接触可靠性是NEM开关中一个已知的挑战，针对我们异质3-D集成平台的有前景的接触材料包括钌（Ru）[32]和碳基接触材料，如纳米晶石墨（NCG）[23]。例如，可以通过升华工艺将Ru接触材料添加到我们的异质3-D集成方法中的BEOL开关制造中，以提高NEM开关的可靠性和性能。
关于我们：
OMeda成立于2021年，由3名在微纳加工行业拥有超过7年经验的工艺，项目人员创立。目前拥有员工15人，在微纳加工（涂层、光刻、蚀刻、双光子印刷、键合）等领域拥有丰富的经验。 同时，我们支持4/6/8英寸晶圆的纳米加工。 部分设备和工艺支持12英寸晶圆工艺。针对MEMS传感器、柔性传感器、微流控、微纳光学等行业。
中国（上海）自由贸易试验区临港新片区业盛路188号450室 电话：+86 188 233 40140 邮箱：jing.chen@omeda-optics.com
来源：OMeda
OMeda（上海奥麦达微）成立于2021年，由3名在微纳加工行业拥有超过7年经验的工艺，项目人员创立。在微纳加工(镀膜、光刻、蚀刻、双光子打印、键合，键合)等工艺拥有丰富的经验。 同时，我们支持4/6/8英寸晶圆的纳米加工。部分设备和工艺支持12英寸晶圆工艺。针对MEMS传感器、柔性传感器、微流控、微纳光学，激光器，光子集成电路，Micro LED,功率器件等行业。
