专业高效
微纳加工公司

#异质集成 #低损耗氮化硅光波导 #量子发射器 #InGaAs量子点 #微转印

#超低损耗氮化硅薄膜晶圆 #200nm 300nm 400nm 350nm可选 ，

下一代可扩展量子光子技术在单光子级别的运行依赖于将优化的量子构建模块与最小化的光学耦合损耗结合在一起。实现这一目标需要将不同的元件异质集成到单一的过渡芯片上。集成量子发射器是生成单光子、引发量子非线性和产生纠缠的关键推动力。在这项工作中，我们展示了将成熟的嵌入在GaAs波导中的InGaAs量子点与低损耗的SiN光子平台可扩展集成的成果，使用市售微转印工具实现了94.7%的高加工良率。这些集成发射器嵌入在p-i-n异质结构中，该结构能够抑制噪声、实现接近无闪烁的操作，并在CMOS级电偏置下具有波长调谐能力。通过这一工作，我们为在单一芯片上可扩展集成多样化的量子光子设备铺平了道路。

#1：sto外延片

2寸 外延 sto 2-20nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#2：a向 bto外延片

2寸 外延 a-向 bto（300nm或者500nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#3:C向 bto外延片

2寸 外延 c-向 bto（150nm或者300nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#6寸DUV步进式光刻代工，最小线宽180nm，超高性价比，可以只曝光

#快速氮化硅硅光铌酸锂流片 #高性价比 #低成本

#提供8寸 8umSiO2热氧片，6寸15um热氧片 10um热氧片 8寸10um热氧片

室温低损伤@GCIB抛光代工@束斑小（4-5mm）更均匀

#降低硬质材料化合物晶圆等绝大多数材料的表面粗糙度，比如金刚石 ，磷化铟，砷化镓，碳化硅

#提高复合衬底和镀膜膜层的器件层膜厚均匀性，

比如SOI LNOI  LTOI SICOI 等 SMARTCUT得到的薄膜 

未经过Trimming 工艺的 6寸LN/LTOI晶圆 数据：

Range:100-200A

经过Trimming 工艺的 6寸LN/LTOI晶圆 数据：

Range:60A以内

ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺

TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺

SINOI晶圆--超低损耗氮化硅薄膜晶圆，160nm-180nm-200nm-300nm-350nm-400nm-800nm

离子注入铒代加工 #高温退火代工 最大 2000度 

SICOI晶圆；新型量子光学平台500nm-700nm-1um

8寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶300600

8寸LNOI晶圆;8寸LNOI助力更大规模薄膜铌酸锂产品量产

LN/LT-SOI/Si/SIN  W2W&D2W异质集成

流片： 6寸 氮化硅 铌酸锂 硅光 超高性价比流片， 1个BLOCK的价格买一整片晶圆

划重点--全国产-超高性价比-6 寸硅光-氮化硅-铌酸锂流片白皮书

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

文章名：Integrated emitters with CMOS-compatible tuning for large scale quantum SiN

photonic circuits

作者：Jasper De Witte1,2, Atefeh Shadmani3, Zhe Liu3,4, Andraz Debevc5, Tom Vandekerckhove1,2,Marcus Albrechtsen3, R¨udiger Schott6, Arne Ludwig6, Janez Krˇc5, Gunther Roelkens1,2,Leonardo Midolo3, Bart Kuyken1,2 and Dries Van Thourhout1,

II. 引言

一个可靠的量子发射器，生成作为量子信息载体的光子，是未来量子互联网的基础构建模块。它是许多未来量子硬件提案中的关键元素，涉及量子通信和量子计算的应用。这些提案对量子发射器提出的要求通常非常严格，但基于嵌入在GaAs波导中的In(Ga)As量子点的设备，已经接近达到必要的性能：它们现在可以稳定地实现99%纯度的按需光子和96%的成对不可区分性[1, 2]。

为了达到这一量子相干性的水平，需要最小化噪声过程。特别是，电荷噪声发挥着非常重要的作用。已经证明，通过将量子点嵌入p-i-n二极管异质结构中，可以完全消除电荷噪声，表现为无闪烁发射和接近变换极限的线宽[1, 3, 4]。该结还允许通过电气调谐发射器，适用于补偿非均匀展宽的变化并使多个量子点共振[5]。

通过在掺杂区和本征区之间引入AlGaAs隧穿层，可以使这些量子限制的斯塔克位移变得非常大[6]。这些库仑势垒的形成进一步使得量子点可以装载单个电子或空穴，创建带电的三激子态[7]，这些态可以通过调整栅电压来控制。通过这种方式，可以通过外部磁场下电子态的塞曼分裂来调控自旋上/下态[8] [9]。这一技术已经显示出在确定性生成多光子纠缠态方面的潜力[10]，这是基于光子的量子计算融合的关键步骤[11]。

然而，在这些提案中，发射器是一个更大光学系统的一部分。为了实现其实际应用，从生成到探测的整个系统效率要求仍然过高。最近的研究结果表明，光子损耗只能容忍8%的损失[2, 12]。其他应用，如量子中继器[13]和高级量子密钥分发协议[14–16]，也要求整体损耗低于10%。

如今，量子光子实验通常以混合配置实现，其中不同的构成设备在不同的芯片上实现。例如，在[17, 18]中，一个提供高相干光子的独立源芯片与一个超低损耗的处理芯片进行接口。这些不同平台的互连不可避免地需要多个光纤到芯片的耦合以及长距离光子传播，这会导致较高的光学损耗。由于这种损耗惩罚，这种模块化系统架构缺乏满足上述典型应用需求的前景。一个有前景的替代方案是将不同的必要组件异质集成到单一的过渡芯片上，因为这样可以避免当前演示中典型的许多光纤芯片接口。在潜在的低损耗过渡平台中，SiN因其宽广的透明窗口和超低的传输损耗而脱颖而出[19, 20]。然而，在这个平台上实现量子发射器的可靠集成，且能够进行电气控制，至今仍然没有成功。这将开启前所未有的可扩展性以及迄今无法实现的功能，其中包括与其他重要构建块（如单光子探测器[21–23]和高速调制器[24, 25]）的共同集成，这些构建块已经被多个研究小组证明可以通过晶圆级工艺实现。

量子点发射器集成到SiN上的首次演示基于晶片到晶圆的键合[26, 27]，该过程涉及将源层翻转到目标基板上，然后在键合后移除原始基板并蚀刻GaAs波导。尽管这仍然是一个活跃的研究方向[28]，但上述其他重要构建块的共同集成似乎具有挑战性。另一种选择是拾放方法[29, 30]，该方法允许一次集成一个功能设备。在下一步中，期望将这种方法扩展到高通量制造。为此，微转印打印[31]是一种有趣的技术，它结合了晶片到晶圆键合在吞吐量方面的优势和拾放技术的灵活性。它还允许在不干扰过渡芯片标准工艺流程的情况下，进行异质构建块的预制和预测试。关于异质集成后的电气控制，已有初步工作使用外部电极[32]在III-V层（在此参考中为InP）上创建电容结构。然而，这种方法需要非常高的电压，并且已经证明对来自量子点材料周围的杂散电荷的屏蔽效应仍然非常敏感。如同在量子发射器仍在其本征基板上时所建立的那样，完全抑制电荷噪声需要包括p-i-n异质结构。在这项工作中，我们采用微转印打印技术集成了包含这种p-i-n结构的GaAs纳米梁。这使得通过低于0.6 V的偏置电压进行斯塔克调谐，从而实现对发射器电荷环境的主动控制，这远低于互补金属氧化物半导体（CMOS）技术的工作范围。我们还证明，在转移到SiN过渡芯片后，发射器仍保持其高纯度，并且没有出现长期闪烁。

为了支持如上所述的未来大规模集成，我们使用了一种市售的微转印打印工具，并取得了较高的制造良率。与不能并行打印多个设备的定制工具相比，这些可扩展工具在目标放大率和位置对准方面存在限制，后续会详细讨论这一限制。然而，由于设计的适配，这种误对准并未影响从GaAs到SiN波导的高耦合效率。

III. 结果

A. 微转印打印过程

图 1. 用于量子光子学的SiN/GaAs平台

a) 微转印打印的GaAs纳米梁波导示意图，配有衍射光栅耦合器和渐变模式耦合器，用于将光传输到下方的SiN电路。图中标示了用于顶部激发的泵浦激光束以及发射的单光子。
b) 打印样品和SiN目标的材料层堆叠。p型和n型接触上的金属层分别是Cr/Au和Ni/Ge/Au堆叠，而SiN目标上的最终金属化层，如图a部分所示，是Ti/Au。GaAs纳米梁用于电偏置的侧向连接线在此横截面中未显示。
c) 从显微镜图像中看到的与图a中相同设备的制造后的图像。

图1a和1b展示了拟议设备的示意图顶视图和横截面。该设备由集成在SiN波导上的GaAs纳米梁组成。GaAs纳米梁内嵌有InGaAs量子点，采用垂直p-i-n结构。详细的层结构还包括用于锁定电荷状态的AlGaAs库仑势垒，如引言中所讨论的那样。二极管通过纳米梁侧面的连接线电气接触，在图1c的示意图顶视图和显微镜图像中均可见。

图 2. 异质集成的制造工艺

a) 从GaAs源样品上的预定义到微转印打印和在目标SiN样品上金属化的制造步骤。
b) 显微镜图像，展示了在源样品上预定义的GaAs设备。
c) 释放样品的3D示意图横截面。
d) 释放样品的显微镜图像。
e) 打印在SiN过渡层上的样品。
f-h) 来自显微镜图像的3D印象，包含（f）准备拾取的释放样品，（g）打印在SiN过渡层上的样品，以及（h）去除光刻胶并完成金属化后的完整设备。

图2展示了工艺流程，图2a显示了不同的处理步骤（处理细节请参见“方法”部分）。首先，在原生基板上对GaAs纳米梁源进行预处理，包括其欧姆接触，采用经过充分测试的全软掩膜GaAs工艺流程[33]。得到的结构如图2b所示。

在常见的微转印打印流程[34]中，完全图案化的光子设备被紧密地封装在介电或光刻胶结构中，形成所谓的“样品”。然后，通过选择性蚀刻底部的释放层，创建自由立的组件。这些设备通常具有几微米的尺寸，使其在机械上非常坚固。相比之下，这里使用的GaAs纳米梁只有160 nm厚，发射器部分宽度为300 nm，以实现光模式与量子点的强重叠。这使得它们异常脆弱，容易在释放或转移过程中断裂。为了减轻这一问题，每个纳米梁被嵌入到一个更大的矩形光刻胶样品中，如图2c-d所示。这些样品允许我们以相同的方式集成不同几何结构的GaAs器件，包括具有不同耦合结构的纳米梁设备，如用于光纤接口的光栅耦合器和用于与SiN波导的偶合的渐变模式耦合器。

在随后的释放过程中，为了保持这些样品的位置，样品包含光刻胶连接线，这些连接线固定在GaAs基板上。

在已建立的GaAs工艺流程[33]中，去除底部的AlGaAs层，以便将GaAs波导悬空在空气中。在这里，我们将这一牺牲层重新用于定义自由立的光刻胶样品，用于微转印打印，采用类似的释放策略（图2a4）。图2c和2d分别展示了释放后样品的示意图和显微镜照片。

目标低损耗的SiN样品（300 nm SiN / 3.3 µm SiO2 / Si基板）并行准备。未来的工作中，这可以由CMOS代工厂提供。SiN过渡层包含宽度为880 nm的波导，并涂有50 nm厚的粘合层，使用二乙烯基硅氧烷双苯并环丁烯（DVS-BCB）。这两个样品随后加载到微转印打印工具中进行集成步骤。在转印过程中，使用聚二甲基硅氧烷（PDMS）制成的弹性体印模通过压电驱动的台面控制，并与自由立样品接触。设备通过缩回印模一次一个地拾取，并在此过程中打断光刻胶连接线。然后，它们通过自动放置，在SiN标记上使用图案识别进行对准。这种方式成功地将38个量子发射器设备集成到SiN平台上，微转印打印的良率达94.7%（36个成功打印的设备）。在完成所有设备的打印程序后，去除光刻胶封装。最后，进行金属化步骤，以将平行电接触路由到芯片上（图2h）。

III. 结果

A. 微转印打印过程

图1a和1b展示了拟议设备的示意图顶视图和横截面。该设备由集成在SiN波导上的GaAs纳米梁组成。GaAs纳米梁内嵌有InGaAs量子点，采用垂直p-i-n结构。详细的层结构还包括用于锁定电荷状态的AlGaAs库仑势垒，如引言中所讨论的那样。二极管通过纳米梁侧面的连接线电气接触，在图1c的示意图顶视图和显微镜图像中均可见。

图2展示了工艺流程，图2a显示了不同的处理步骤（处理细节请参见“方法”部分）。首先，在原生基板上对GaAs纳米梁源进行预处理，包括其欧姆接触，采用经过充分测试的全软掩膜GaAs工艺流程[33]。得到的结构如图2b所示。

在常见的微转印打印流程[34]中，完全图案化的光子设备被紧密地封装在介电或光刻胶结构中，形成所谓的“样品”。然后，通过选择性蚀刻底部的释放层，创建自由立的组件。这些设备通常具有几微米的尺寸，使其在机械上非常坚固。相比之下，这里使用的GaAs纳米梁只有160 nm厚，发射器部分宽度为300 nm，以实现光模式与量子点的强重叠。这使得它们异常脆弱，容易在释放或转移过程中断裂。为了减轻这一问题，每个纳米梁被嵌入到一个更大的矩形光刻胶样品中，如图2c-d所示。这些样品允许我们以相同的方式集成不同几何结构的GaAs器件，包括具有不同耦合结构的纳米梁设备，如用于光纤接口的光栅耦合器和用于与SiN波导的偶合的渐变模式耦合器。

在随后的释放过程中，为了保持这些样品的位置，样品包含光刻胶连接线，这些连接线固定在GaAs基板上。

在已建立的GaAs工艺流程[33]中，去除底部的AlGaAs层，以便将GaAs波导悬空在空气中。在这里，我们将这一牺牲层重新用于定义自由立的光刻胶样品，用于微转印打印，采用类似的释放策略（图2a4）。图2c和2d分别展示了释放后样品的示意图和显微镜照片。

目标低损耗的SiN样品（300 nm SiN / 3.3 µm SiO2 / Si基板）并行准备。未来的工作中，这可以由CMOS代工厂提供。SiN过渡层包含宽度为880 nm的波导，并涂有50 nm厚的粘合层，使用二乙烯基硅氧烷双苯并环丁烯（DVS-BCB）。这两个样品随后加载到微转印打印工具中进行集成步骤。在转印过程中，使用聚二甲基硅氧烷（PDMS）制成的弹性体印模通过压电驱动的台面控制，并与自由立样品接触。设备通过缩回印模一次一个地拾取，并在此过程中打断光刻胶连接线。然后，它们通过自动放置，在SiN标记上使用图案识别进行对准。这种方式成功地将38个量子发射器设备集成到SiN平台上，微转印打印的良率达94.7%（36个成功打印的设备）。在完成所有设备的打印程序后，去除光刻胶封装。最后，进行金属化步骤，以将平行电接触路由到芯片上（图2h）。

在集成步骤中，我们使用了一个桌面微转印打印机（X-Celeprint µTP-100）。尽管当时每次只打印单个样品，但这类工具可以用于将该工艺扩展到未来的自动化、高通量设备阵列的放置[35]。然而，该系统带来了在为单设备转移设计的定制工具中没有的挑战[36]。也就是说，打印机的成像物镜具有有限的10倍放大倍率，限制了单个设备的对准精度，通常低于0.5微米。即使在打印设备阵列时，这一情况也将持续。为了确保SiN和GaAs波导之间的有效偶合，前述的模式耦合器设计必须能够容忍这些对准变化，而不会导致光学性能显著下降。如“方法”部分和补充说明3中所述，我们开发了一个三步线性渐变模式耦合器，能够抵抗现实中的制造和对准偏差。

由于制造变化或打印过程中的位置不准确，确切的光学模式过渡可能会有所变化。为了减轻这种影响，我们通过调整GaAs渐变部分来容忍这些偏移，并将耦合段中的SiN波导宽度扩展到3微米。
打印设备中的这种偏移通过扫描电子显微镜（SEM）进行了表征（图3a）。

图 3. 微打印误对准评估

a) 扫描电子显微镜（SEM）图像，展示了打印在SiN目标上方的GaAs纳米梁，指示了侧向和可能的旋转误对准。
b) 模式耦合器传输的仿真结果等高线图，通过特征模扩展方法进行计算。实验上表征了14个设备，并用红色交叉点表示它们的误差。

这使得图3b中的传输图呈现不对称的性质。红色的交叉点代表了从制造的设备中实验测量得到的侧向和旋转误对准，分别得出的标准偏差为152 nm和0.085°，并且根据模拟，这些点明显位于传输率大于99%的区域。补充说明3中展示了其他制造变异（如DVS-BCB厚度和波导宽度）对结果的影响。总体来说，在工艺施加的合理约束下，预计可以实现大于95%的高理论光学模式耦合效率。

B. 光学和电气特性

样品在闭循环低温冷却装置中被冷却至4.3开尔文。通过内置目标物镜，光被耦合到芯片上的光栅耦合器，使用连续波激光器在目标波长930 nm下对不同设备组件的光学传输进行了低温下的表征。不同的设备配置使我们能够系统地评估它们的损耗贡献。完全蚀刻的SiN光栅耦合器贡献了11.5 dB的光学插入损耗，虽然可以进一步改进，详细讨论见后续部分和补充说明2。GaAs光栅耦合器表现出类似的性能，因为它们在集成到SiN芯片上时并未特别调整。对于本应用而言，更相关的是模式耦合器的性能，设计时考虑了对侧向打印误对准的不敏感性，如上所述。为此，我们可以研究通过图2b中的设备测得的光学传输：GaAs发射器部分，两侧均有渐变模式耦合器。对于这种SiN上方的双渐变GaAs设备，我们发现总传输为-2.55 dB。根据以前的结果，GaAs中的传播损耗估计约为21.25 dB/mm[37]。在40 µm长的直线发射器部分，这导致了0.85 dB的损耗。从中我们提取出每个模式耦合器的剩余损耗为0.85 dB（82.2%的传输）。与模拟预测的> 95%效率的差异，可以归因于剩余的制造缺陷，以及窄渐变区侧壁粗糙度引起的散射损耗。我们在补充说明3中进一步探讨了这一问题。在对量子点发射进行表征之前，首先检查了平行电接触的电气IV曲线，如图4a所示。这些曲线表现出明确的二极管特性，证明了不同金属接触和连接的可靠处理。较高的电流及其对发射器调谐的影响在补充说明5中进行了讨论。

C. 量子发射器性能

接下来，研究了量子发射器的特性。低温冷却装置中的目标物镜现在用于从顶部激发量子点，如图1a所示，并在“方法”部分以及补充说明1中进一步详细描述。在对称的GaAs波导中，发射是双向进行的，最多只有一半的光子可以从一侧收集。如补充说明4中详细描述的那样，模拟预测量子点发射与GaAs纳米梁模式（β因子）之间的耦合效率可达90%，即使在额外的下层存在情况下也是如此。使用800 nm的带隙上激发激光器，并扫描施加的偏压低于0.6 V，我们观察到了从量子点发出的分辨率极限（< 40 pm）谱线，波长范围在905-920 nm之间，跨越所有测试设备。通过将偏压电压从0 V调节到0.6 V，我们观察到量子点发射的二次波长调谐，范围大约为1 nm，如图4d所示。得益于n接触处薄的库仑势垒[7]，无需施加显著的外部偏压即可克服内建电压。因此，即使在低偏压下，也可以观察到量子点发射。有关更广泛波长和偏压范围内的光致发光谱和发射器调谐图，请参见补充说明5。这些结果与来自同一源晶圆的单片设备中量子点波长调谐的先前工作一致[38]。这表明，微转印打印过程不会影响波长调谐特性。

图 4. 异质集成设备的量子发射器特性

a) 不同列微转印打印样品的IV曲线。除了平行接触的设备外，第1列和第2列之间也相互连接。测得的电流在0.6 V以上相对较高。
b) 短时间和长时间（插图）尺度下的二阶相关函数。水平黄色线表示平均峰值幅度。
c) 相同发射线的寿命测量及单指数拟合。
d) 光致发光谱随偏压电压变化的关系。由于量子限制斯塔克效应，跃迁的波长发生了调谐。
e) 光谱计计数随泵浦功率的变化，拟合为一个功率函数。

在p壳激发下，选择了912 nm的孤立跃迁，使用带宽为0.3 nm的光学滤光片去除声子边带、其他量子点谱线和杂散泵浦光，然后将发射光发送至超导纳米线探测器。这个设置使我们能够测量514 ps的激子寿命（图4c）。发射强度随着泵浦功率的增加而增加，符合图4e所示的功率定律。为了评估单光子发射的纯度，我们在远低于饱和的激发功率下测量了二阶相关函数。图4b显示了零延迟处的强抑制峰值。我们提取出的g(2)(0)值为0.0572 ± 0.0128，确认了发射为单光子特性。通过分析长时间尺度上的相关峰面积（图4b插图和图5），我们观察到低于2.75%的闪烁，这可以与97.3%的辐射效率相关联。这进一步确认微转印打印过程没有改变量子点衰减动力学，也没有引入任何有害缺陷，避免了作为电荷陷阱的影响。

IV. 讨论

我们的微转印打印方法增强了被广泛采用且成熟的低损耗SiN光子集成电路，这些电路与最先进的相干光-物质接口兼容，并能够在铸造厂中使用。在这个平台上，单光子可以在大型电路中引导，而不受到原生GaAs平台中不可避免的光子损耗的影响。这为量子信息处理中的各种新应用打开了广泛的可能性。凭借所达到的高制造良率，未来的工作应致力于与其他量子光子组件（如开关[40]、光学非线性[41]、超导单光子探测器[42]等）共同集成[23, 39]。

微转印打印还通过将发射器设备从单一源样品集成到多个SiN目标上，增强了GaAs材料的使用。我们的微转印打印过程的可靠性可以进一步发展，类似于[31]中概述的通用技术。具体来说，当前的制造良率可以通过优化连接线断裂点和III-V工艺进行改进。目前，单个设备的转移时间约为3分钟。相比之下，进一步发展这一工艺可能会导致在60秒以内的打印周期内，对光掩模尺寸的设备阵列进行高通量自动化处理[24, 43]。

对于过渡平台，我们实现的GaAs-SiN耦合效率82.2%可以直接与引言中讨论的混合方法中所需的光纤到芯片的耦合进行比较。最先进的SiN边缘耦合器已经达到接近单位效率[23]，将主要瓶颈转移到GaAs芯片的外耦合。基于浅蚀刻光栅耦合器的现有解决方案仍然将效率限制在60%以下[2, 10, 44]。因此，我们的平台预计将大幅超越这些混合策略。

在GaAs部分，光子损耗主要与传播损耗有关。在解决这一问题时，由于微转印打印的对准限制，我们不预见可以减少设备长度。传播损耗主要是由于侧壁粗糙度引起的散射[45]和电吸收[37]。由于这两种效应对波长的依赖性较强，通过转向在更高波长下发射的量子点（如电信波段）可以预期获得显著改进，这些波段还与低损耗光纤兼容[32, 46–48]。

未来的工作可能包括更广泛的光谱实验，例如基于共振激发的源相干性研究[1, 29]。这将受益于光子计数率的增加。另一个影响系统效率的重要因素是设计的光栅耦合器与本研究中使用的量子点之间的轻微光谱不匹配。除此之外，通过采用先进的低折射率光栅耦合器设计[49]，或实现水平光纤到芯片的耦合（如上所述），可以显著提高耦合效率。

通过Purcell增强，光子生成速率也可以在光学腔中增加[1, 50]。这将进一步减小电荷和自旋噪声的影响[3]，并改善非线性相互作用强度[51]。最后，结合集成的AlGaAs库仑屏蔽和增加的β因子，这将使得在单个捕获电荷中调控自旋态成为可能。

总之，本研究展示了一种可扩展且可靠的微转印打印程序，用于量子发射器的异质集成，集成到使用商用工具的SiN平台上。量子发射器嵌入在p-i-n二极管异质结构中，这不仅允许使用兼容CMOS电压调谐发射器的过渡频率，而且通过最小化发射器闪烁，有效地缓解了电荷噪声。我们的结果为在单一低损耗过渡芯片上共同集成多个前沿量子构建模块铺平了道路，从而解决了模块化系统架构中的光子损耗问题。

V. 方法

A. 制造工艺

遵循[33]的原则，GaAs工艺依赖于最小化等离子体刻蚀，以保护敏感的GaAs表面。设备通过电子束光刻（EBL）和感应耦合等离子体刻蚀（ICP）进行图案化。n型接触通过Ni/Ge/Au堆叠形成，随后在420°C下进行快速热退火（RTA）。对于p型接触，使用Cr/Au堆叠。光刻胶样品通过紫外光刻法定义。通过在样品封装之前，使用ICP刻蚀通过牺牲的AlGaAs层创建开口，便于将其连接线固定到GaAs基板上（图2a）。在用1:30的氨水浸泡以去除可能存在的AlGaAs层上的原生氧化物后，使用3:2的氯化氢/蒸馏水混合液在5摄氏度的温度下选择性地去除厚度为1400 nm的牺牲层，并释放样品。氯化物与水的比例是完成且温和的去刻蚀的折衷，以避免损伤自由立的光刻胶样品。与此同时，宽度为880 nm的SiN电路通过EBL和碳四氟化物等离子体中的RIE定义。目标SiN过渡层涂覆有50 nm厚的粘合层，使用二乙烯基硅氧烷双苯并环丁烯（DVS-BCB），然后加热至80摄氏度，以促进转移样品的表面附着。值得注意的是，这仍然限制了阵列打印的可行性，因为加热PDMS印模会不利于其不同支柱的配置。在当前的工艺中，这不是限制，因为PDMS印模只包含一个支柱。每个设备的对准、拾取和打印组合大约需要3分钟才能完成，包括清洁PDMS印模的步骤。两个失败是由于错误选择的打印位置和被困粒子造成的机械损坏。我们有信心在未来的工作中可以避免这种情况，因为该过程可以与微转印打印长达厘米级的薄膜铌酸锂（TFLN）结构进行比较[52]，这种结构不受困粒子或设备裂纹的限制。

打印完成后，光刻胶封装通过在氧气和六氟化硫等离子体中的RIE处理与丙酮冲洗相结合去除。这样，DVS-BCB层几乎完全去除，除了样品印迹外，可以通过图1c中剩余的绿色轮廓识别。最后，通过金属化层Ti/Au，将平行电接触引导到芯片一侧的引线焊接垫上（见图2h）。

B. 模式耦合器几何结构

用于在SiN和GaAs层之间传递光的GaAs绝热模式耦合器，其设计类似于[53]中描述的逐步线性渐变耦合器的优化方法。该设计基于对不同GaAs宽度下SiN/GaAs超模的有效折射率和模式重叠的分析。第一个渐变段包含一个80 nm宽的狭窄渐变尖端，防止在接口处反射。该段长度为5 µm，快速渐变而不激发不需要的光学模式，直到GaAs宽度达到115 nm，此时混合模式开始向上耦合进入GaAs层。随后的35 µm耦合段进一步将宽度从115 nm渐变至215 nm，并将模式过渡绝热地引导到GaAs中。为了考虑制造缺陷，我们必须允许一些不确定性，特别是最大模式过渡发生的确切点。因此，相比于标称设计几何形状，这一段被延长。最后一段将GaAs宽度从215 nm渐变到300 nm，长度再次为5 µm，以保持绝热模式过渡。底层SiN波导设计为宽度3 µm，以减少其对打印误对准的敏感性。

C. 实验设置与光学损耗预算

在低温冷却装置内，芯片被安装在印刷电路板（PCB）上。通过引线焊接，将电气连接到平行接触的发射器设备列。这块PCB进一步连接到低温冷却装置外的电源。

闭环4.3 K低温冷却系统还包含一个内置目标物镜。借助该物镜，能够在数小时内保持稳定的光学测量。关于该光学设置的详细和图形化概述，请参见补充说明1。物镜是一个4f成像系统的一部分，可以从上方激发量子点，同时通过其视野内的光栅耦合器收集发射的光子。输入和输出光束路径通过90/10光束分离器分离，90%的光被送入收集路径。在这里，一个超窄带滤光片（0.3 nm）被放置在设置的无穷远空间中，以隔离单一的光学跃迁，然后将自由空间光束耦合回光纤。信号随后通过60米光纤传导到超导纳米线探测器，探测器在感兴趣的波长范围内的检测效率约为90%。

表 I. 设置效率在不同组件中的分解

表1展示了从集成量子发射器到探测器的整个测量设置中的光学传输。在此分析中，我们忽略了直线发射器部分的传播损耗，其中量子点是随机分布的。显然，整个设置中的损耗主要由耦合组件（光栅耦合器、准直器和光纤）主导。

D. 二阶相关函数分析

从图4b所示的二阶相关测量中，我们通过比较零时间延迟中心峰与第60峰的积分，得出了原始的g(2)(0)值为0.0702 ± 0.0129。这已经确认了发射为单光子的特性。通过将数据拟合到仪器响应函数和双侧指数卷积的模型中，我们得出了主文中讨论的修正后的g(2)(0)值0.0572 ± 0.0128。

在图5中，我们以线性尺度可视化了图4b插图中相对峰面积。这显示了如主文中讨论的最小闪烁（低于2.75%）。在较高功率下，我们确实观察到了一些增加的闪烁行为，这与荧光死时间相关，表现为短时间尺度上的聚束现象。因此，量子点在低功率下被泵浦，泵浦光在设置的输出部分通过上述的带通滤光片被抑制。因此，在本次g(2)分析中不需要进行背景减除。