#1：sto外延片

2寸 外延 sto 2-20nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#2：a向 bto外延片

2寸 外延 a-向 bto（300nm或者500nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#3:C向 bto外延片

2寸 外延 c-向 bto（150nm或者300nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#6寸DUV步进式光刻代工，最小线宽180nm，超高性价比，可以只曝光

#快速氮化硅硅光铌酸锂流片 #高性价比 #低成本

#提供8寸 8umSiO2热氧片，6寸15um热氧片 10um热氧片 8寸10um热氧片

室温低损伤@GCIB抛光代工@束斑小（4-5mm）更均匀

#降低硬质材料化合物晶圆等绝大多数材料的表面粗糙度，比如金刚石 ，磷化铟，砷化镓，碳化硅

#提高复合衬底和镀膜膜层的器件层膜厚均匀性，

比如SOI LNOI  LTOI SICOI 等 SMARTCUT得到的薄膜 

未经过Trimming 工艺的 6寸LN/LTOI晶圆 数据：

Range:100-200A

经过Trimming 工艺的 6寸LN/LTOI晶圆 数据：

Range:60A以内

ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺

TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺

SINOI晶圆--超低损耗氮化硅薄膜晶圆，160nm-180nm-200nm-300nm-350nm-400nm-800nm

离子注入铒代加工 #高温退火代工 最大 2000度 

#离子注入饵

设备1

#注入剂量和能量500KeV Xe15cm2

#最大尺寸6寸支持小片

#周期18天（国外加工）

设备2

#最大能量2MeV 最大剂量跟注入时间有关系

#衬底可加热至500度

#工艺成熟度：高

#最大尺寸6-6mm

#周期7天(国内加工）

SICOI晶圆；新型量子光学平台500nm-700nm-1um

8寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶300600

8寸LNOI晶圆;8寸LNOI助力更大规模薄膜铌酸锂产品量产

LN/LT-SOI/Si/SIN  W2W&D2W异质集成

流片： 6寸 氮化硅 铌酸锂 硅光 超高性价比流片， 1个BLOCK的价格买一整片晶圆

划重点--全国产-超高性价比-6 寸硅光-氮化硅-铌酸锂流片白皮书

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

1、Department of Electrical Engineering and Computer Science, The University of Michigan, Ann Arbor, Michigan 48109, USA

2、Honeywell International, Phoenix, Arizona, USA

引言
硅光子学已经成为一种变革性的平台，广泛应用于集成光学技术，为满足现代数据中心中高速数据传输和数据处理不断增长的需求提供了紧凑、可扩展和高能效的解决方案 [1,2]。在多种材料平台中，氮化硅（Si₃N₄）因其独特的宽透光窗口、低线性和非线性损耗、中等折射率、强的克尔非线性以及与互补金属氧化物半导体（CMOS）制造工艺的完全兼容性，成为一个重要候选材料 [3]。过去几十年里，Si₃N₄光子集成电路（PICs）在多个领域取得了广泛应用，包括光通信 [4]、原子钟 [5]、光谱学 [6]、量子计算 [7,8] 和量子传感 [9]。

超薄膜Si₃N₄波导，通常厚度小于150 nm，是在商业铸造厂中广泛可获得并已建立的一个平台。由于它们较大的模式体积显著减少了与波导粗糙度的相互作用，从而实现了创新性的低传输损耗，最低可达0.1 dB/m [10]。这种卓越的性能使其成为超低损耗应用的理想选择，如频率计量和窄线宽激光器 [11]，尽管它们受到大设备足迹的限制。

厚度范围为150 nm到400 nm的薄膜Si₃N₄波导在低传播损耗、大规模生产兼容性和紧凑足迹之间提供了平衡 [12]。这些平台最近已在一些工业铸造厂中投入使用，如CUMEC [13]、Ligentec [14] 和 AIM Photonics [15]。然而，许多应用，如宽带频率梳生成，需要反常色散，通常需要Si₃N₄的厚度超过600 nm [3,16]。由于厚低压化学气相沉积（LPCVD）Si₃N₄薄膜（厚度>400 nm）中的高拉伸应力，制造高约束Si₃N₄波导面临显著的挑战，这可能导致裂纹产生，严重影响设备的性能和产量。

防止裂纹扩展的有效方法之一是使用深沟槽刻蚀到基片中，这可以有效地阻止厚LPCVD Si₃N₄薄膜中的裂纹扩展 [17,18]。虽然也有其他方法，如使用不含氢浓度的替代前驱体 [19,20] 或使用溅射Si₃N₄薄膜 [21]，但它们的光学损耗未能达到LPCVD Si₃N₄平台与高温退火相结合所实现的超低水平。尽管薄膜加工方面取得了显著进展，但在保持高性能的同时，可靠地制造高约束、高产量的Si₃N₄平台，尤其是在铸造级8英寸或更大晶圆上的制造，仍然是一个重大挑战。

在本研究中，我们采用了修改过的减法制造工艺，并优化了裂纹隔离沟槽设计，展示了在标准工业铸造生产线下可靠地制造8英寸、无裂纹的、色散工程化Si₃N₄-SiO₂-Si晶圆。通过结合非晶硅（a-Si）硬掩膜刻蚀技术，我们使用紫外（UV）步进光刻技术成功制造了具有超过22 × 10⁶固有品质因数（Qᵢ）的超低损耗Si₃N₄光子集成电路（PICs）。为了验证设计的反常色散，我们展示了通过辅助激光辅助双泵浦技术生成的孤子频率梳。

这项工作标志着在铸造级制造可扩展、高性能、色散工程化的Si₃N₄光子集成电路（PICs）方面迈出了重要的一步，为先进的非线性和量子光子学应用奠定了基础。

结果

晶圆的制造在霍尼韦尔的8英寸硅光子学制造设施中进行 [10]。为了制造无裂纹、色散工程化的8英寸Si₃N₄-on-SiO₂-Si晶圆，我们采用了我们之前开发的减法处理方法和裂纹隔离沟槽设计 [22,23]。如图1(a)所示，工艺开始于标准的4 µm湿法热氧化和薄（约380 nm）LPCVD Si₃N₄层的沉积。接下来，使用深紫外（DUV）光刻技术和感应耦合等离子体反应离子刻蚀（ICP-RIE）技术，通过Si₃N₄和SiO₂层刻蚀，定义每个曝光芯片边界的裂纹隔离沟槽。这种沟槽设计有效抑制了裂纹的扩展 [23]，同时保持了超过18 × 18mm²的较大可图案化区域。去除光刻胶并彻底清洁晶圆后，第二层LPCVD Si₃N₄层被沉积，以实现目标厚度775 nm。图1(b)展示了制造的8英寸Si₃N₄-on-SiO₂-Si晶圆的照片。所提出的制造策略和裂纹隔离设计展现了卓越的稳健性。对两片制造的8英寸晶圆上每个单独芯片的检查显示，即使在从霍尼韦尔的洁净室运输到密歇根大学的长途运输过程中，所有受保护区域内也没有出现裂纹。此外，晶圆的厚度映射表明，Si₃N₄薄膜的平均厚度为772.9 nm，均匀度为±0.4%，如图1(c)所示，为整个晶圆的精确色散控制提供了基础。

图1 八英寸无裂纹反常色散Si₃N₄-SiO₂-Si晶圆：
(a) 制造流程示意图。
(b) 制造的8英寸Si₃N₄-SiO₂-Si晶圆的照片。
(c) Si₃N₄薄膜的厚度映射，显示均匀度为±0.4%，平均厚度为772.9 nm。

图2展示了使用商业软件COMSOL模式分析计算的直Si₃N₄波导的群速度色散𝛽₂，针对基本TE00模式和TM00模式。对于773 nm厚的Si₃N₄薄膜，反常色散（𝛽₂ < 0）在波导宽度和高度的广泛范围内始终得到实现，如图2(d)和2(e)所示，无论是TE00模式还是TM00模式。这些多模波导尺寸不仅提供了灵活的色散控制，还减少了与侧壁粗糙度的相互作用，从而有助于降低传播损耗。

图2 数值模拟的Si₃N₄波导群速度色散：
(a) Si₃N₄波导的横截面示意图。模拟中侧壁角度设置为𝜃 = 85°，以匹配制造的几何形状。
(b) 和 (c) 分别为TE00和TM00模式的电场分布。
(d) 和 (e) 模拟的群速度色散𝛽₂图，作为波导宽度和高度的函数，分别针对TE00和TM00模式，在1570 nm波长下，展示了对于厚度超过750 nm的Si₃N₄薄膜，反常色散（𝛽₂ < 0）具有较强的稳健性。

随后，在密歇根大学使用我们最近开发的a-Si硬掩膜刻蚀技术 [23] 进行Si₃N₄ PICs的制造，这一过程在将8英寸晶圆切割成单个无裂纹曝光芯片后进行。该方法结合了高刻蚀速率、优异的刻蚀选择性、平滑且垂直的波导侧壁，以及对RIE室环境变化的高鲁棒性。图3(a)展示了使用EBL和UV步进光刻制造的Si₃N₄光子集成电路（PICs）的照片。对于EBL曝光，样品使用JEOL 6300系统和maN 2405光刻胶进行图案化，支持小特征的制造。对于UV步进曝光，使用GCA AS200系统和SPR 955光刻胶，该系统与铸造级DUV步进光刻技术非常匹配，可实现大规模生产。对于这两种样品，光刻胶图案随后通过ICP-RIE刻蚀转移到a-Si硬掩膜层中，使用LAM 9400系统和HBr、He气体。然后，Si₃N₄层使用另一台ICP-RIE系统（STS APS DGRIE）和C₄F₈、CF₄、He气体混合物进行刻蚀。剩余的a-Si硬掩膜通过XeF₂刻蚀（Xactix）去除，随后进行RCA清洗和1100°C高温退火以驱除氢气。最后，沉积SiO₂包覆层并进行退火，然后进行测试。图3(b)展示了制造的Si₃N₄微环谐振器的扫描电子显微镜（SEM）图像。图3(c)所示的截面SEM图像清晰显示了总波导的垂直侧壁。图3(d)展示了总波导到谐振器之间间隙区域的放大视图。未观察到明显的侧壁和表面粗糙度，表明该制造过程的高质量。

图3 Si₃N₄光子芯片的制造：
(a) 使用EBL和UV步进光刻制造的Si₃N₄光子芯片的照片。
(b)–(d) 制造的微环谐振器的SEM图像，分别为横截面视图和Si₃N₄波导的倾斜视图，显示了垂直侧壁角度（𝜃 = 85°）和光滑的边界，确保了低散射损耗和高𝑄因子。

为了表征制造的Si₃N₄ PICs的性能，我们测量了微环谐振器的传输光谱。使用连续波（c.w.）可调激光器（Santec TSL770）扫描激光波长跨越谐振频率。为了最小化热效应，输入激光功率被限制在约30 µW。通过低噪声光电探测器收集从总波导传输的光，并使用示波器进行监测。

图4 Si₃N₄光子芯片的表征：
(a) 使用UV步进光刻制造的微环谐振器的高𝑄 TE00共振，半径为200 µm，波导宽度为2.7 µm，展示了最大拟合的固有品质因子𝑄𝑖 = 22.9 × 10⁶。
(b) 𝑄𝑖值的统计分布，显示平均𝑄𝑖 = 14.1 × 10⁶。
(c) 𝑄𝑖值随波长的变化。
(d)–(f) 对应的EBL制造的微环谐振器的测量结果，几何形状相同，且为相同的TE00模式，展示了最大𝑄𝑖 = 22.0 × 10⁶和平均𝑄𝑖 = 16.9 × 10⁶。

图4(a)展示了使用UV步进光刻制造的微环谐振器的典型传输光谱，其基本TE00模式的Q因子很高，半径为200 µm，波导宽度为2.7 µm，对应的自由光谱范围为114 GHz。总波导宽度设置为2.0 µm，以确保与微环谐振器的基本TE00模式良好的相位匹配。然后，我们按照Ref. [24]中描述的相似策略拟合了谐振谱。对于每个谐振频率，我们提取了固有线宽和耦合线宽，同时保持决定系数𝑅²值大于0.99。我们假设所有谐振都处于欠耦合状态。如图4(a)所示，最大提取的固有Q因子为𝑄𝑖 = 22.9 × 10⁶，对应的传播损耗为1.54 dB/m，使用Ref. [16]中描述的方法计算。图4(b)展示了𝑄𝑖值的统计分布。大多数谐振的𝑄𝑖值超过10.0 × 10⁶，平均𝑄𝑖 = 14.1 × 10⁶，相应的平均传播损耗为2.54 dB/m，表明所开发的低损耗制造过程的稳健性和可重复性。𝑄𝑖的波长依赖性如图4(c)所示。一般而言，长波长的谐振表现出更高的𝑄𝑖值，这归因于散射损耗的减少和材料吸收的降低。一些具有相对较低𝑄𝑖值（<5.0 × 10⁶）的谐振频率被认为是由于模式耦合到高阶、低𝑄模式所致，这可以通过改善耦合理想性进一步抑制 [25]。

同一微环谐振器TM00模式的额外测量结果见补充材料S1，展示了最大𝑄𝑖 = 24.5 × 10⁶，平均𝑄𝑖 = 12.1 × 10⁶。

图4(d)–4(f) 展示了EBL制造的微环谐振器的相应测量结果，几何形状相同，且为相同的TE00模式，达到了最大𝑄𝑖 = 22.9 × 10⁶。与UV步进光刻相比，EBL在制造小特征和实现更好的波导几何控制方面具有优势。如图4(e)所示，EBL制造的Si₃N₄微环谐振器显示出更密集的𝑄𝑖值分布，得益于减少了模式耦合，从而导致了更高的平均𝑄𝑖 = 16.9 × 10⁶。使用铸造级DUV步进光刻系统结合开发的a-Si硬掩膜刻蚀技术，预计会有额外的改进，这可能带来超低损耗、大规模生产和定义小特征尺寸的结合优势，例如锥形波导和光栅耦合器。

图5 Si₃N₄光子芯片中的频率梳生成：
(a) 辅助激光辅助孤子频率梳生成的实验设置。AFG，任意函数发生器；EDFA，掺铒光纤放大器；FPC，光纤偏振控制器；OSA，光谱分析仪；PD，光电探测器。
(b) 当泵浦激光在TE00共振上扫描时，辅助激光固定在TM00共振的蓝移侧，典型的传输光谱，观察到清晰的孤子阶梯。
(c) 测量的混沌频率梳光谱。
(d) 测量的孤子频率梳光谱，并覆盖了拟合的sech²包络。

通过第三阶非线性和定制的反常色散驱动的宽带克尔频率梳生成，使得厚Si₃N₄光子集成电路（PIC）平台在非线性光学和量子光学的各种重要应用中变得极为有效。有几种技术可以用来实现孤子状态，包括功率激励 [26]、快速激光扫描 [27] 和辅助激光辅助的热补偿 [28,29]。为了在制造的Si₃N₄光子集成电路上演示孤子频率梳的生成，我们采用了辅助激光辅助双泵浦实验设置，如图5(a)所示。为了可靠地进入孤子状态，我们使用了半径为100 µm、波导宽度为2.0 µm的Si₃N₄微环，该设计旨在最小化已知会抑制孤子形成的模式耦合 [30]。一束连续波（c.w.）泵浦激光通过掺铒光纤放大器（EDFA）放大，并耦合到接近1571.4 nm的TE00共振（𝑄 = 5.5 × 10⁶）。同时，辅助激光被耦合到1560.1 nm附近的TM00模式（𝑄 = 3.0 × 10⁶），其波长固定在共振的蓝移侧。辅助激光有助于补偿主泵浦激光从混沌状态过渡到孤子状态时，腔内功率急剧下降的现象。这个改进的热稳定化显著扩展了可达的孤子窗口，如图5(b)所示，在其中观察到混沌区域和清晰的孤子阶梯。为了记录相应的频率梳光谱，使用任意函数发生器扫描泵浦激光的波长并保持在目标状态。图5(c)展示了在混沌状态下获得的频率梳光谱。为了生成孤子频率梳，泵浦激光穿越混沌区域并稳定在孤子阶梯上，泵浦功率为18 mW。最终生成的孤子频率梳光谱如图5(d)所示，并覆盖了拟合的sech²包络。总体而言，我们的实验结果突出了铸造级制造高性能Si₃N₄光子集成电路（PIC）在非线性光学和量子信息处理领域先进应用的潜力。

结论
总之，我们已经展示了可靠制造8英寸无裂纹Si₃N₄-SiO₂-Si晶圆，Si₃N₄厚度超过775 nm。该平台使得在Si₃N₄波导中实现反常色散成为可能，这是非线性光学应用中的一个关键要求。使用UV步进光刻制造的超低损耗Si₃N₄光子集成电路展示了超过22 × 10⁶的𝑄𝑖值，并且与标准硅光子学铸造工艺完全兼容。该工作解决了大规模生产高约束Si₃N₄波导的长期挑战，尤其是在8英寸或更大尺寸的铸造兼容晶圆上，为高性能、高产量和低成本制造色散工程化Si₃N₄光子集成电路铺平了道路。