#2：a向 bto外延片

2寸 外延 a-向 bto（300nm或者500nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#3:C向 bto外延片

2寸 外延 c-向 bto（150nm或者300nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#离子注入铒代工

#6寸DUV步进式光刻代工，最小线宽180nm，超高性价比，可以只曝光

#快速氮化硅硅光铌酸锂流片 #高性价比 #低成本

#提供8寸 8umSiO2热氧片，6寸15um热氧片 10um热氧片 8寸10um热氧片

室温低损伤@GCIB抛光代工@束斑小（4-5mm）更均匀

#降低硬质材料化合物晶圆等绝大多数材料的表面粗糙度，比如金刚石 ，磷化铟，砷化镓，碳化硅

#提高复合衬底和镀膜膜层的器件层膜厚均匀性，

比如SOI LNOI  LTOI SICOI 等 SMARTCUT得到的薄膜 

或者镀膜所得到的膜层 ，比如镀了一层氮化硅，但是由于是cvd镀膜所得到的，表面的膜厚精度很差，粗糙度很差，可以通过粗糙度初步降低粗糙度，然后通过GCIB团簇离子束抛光来修整整面的膜厚均匀性 到0.5%以下举例：

未经过Trimming 工艺的 6寸LN/LTOI晶圆 数据：

Range:100-200A

经过Trimming 工艺的 6寸LN/LTOI晶圆 数据：

Range:60A以内

ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺

TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺

SINOI晶圆--超低损耗氮化硅薄膜晶圆，210nm-300nm-400nm-800nm

SICOI晶圆；新型量子光学平台500nm-700nm-1um

8寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶300600

6寸X切Z切掺镁薄膜铌酸锂晶圆 ，厚膜 3um 5um 和 薄膜 100-600nm

8寸LNOI晶圆;8寸LNOI助力更大规模薄膜铌酸锂产品量产

LN/LT-SOI/Si/SIN  W2W&D2W异质集成

流片： 6寸 氮化硅 铌酸锂 硅光 超高性价比流片， 1个BLOCK的价格买一整片晶圆

划重点--全国产-超高性价比-6 寸硅光-氮化硅-铌酸锂流片白皮书

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

1、Department of Electrical and Computer Engineering, National University of Singapore (NUS), Singapore 117583, Singapore. 

2、Integrative Sciences and Engineering Program, NUS Graduate School, Singapore 119077, Singapore.

3、Singapore Next-Generation Hybrid µ-Electronics Center (SHINE), Singapore 117608, Singapore. 

4、POET Technologies, Singapore 117684, Singapore.

5、These authors contributed equally: Zefeng Xu, Chun-Kuei Chen, Hong-Lin Lin.

随着人工智能（AI）、物联网和宽带高速通信的快速融合，我们对数据密集型计算、传输和存储的需求持续加速，到2023年预计将达到120泽字节。为了应对日益增长的数据和AI模型复杂性，未来的AI芯片功耗将超过1000 W/芯片。为了应对这一能量失控的局面，光子计算的颠覆性思想正在努力显著提高电子架构中数据计算、传输和存储周期的能效。光子计算具有优势，因为光子在波导中比电子在导线中损失的能量更少，并且其操作不需要对互联电容进行充电和放电。然而，由于缺乏内在的光子存储内存，仍然需要集成3D堆叠的高速DRAM（例如，高带宽内存（HBM））来支持光子计算系统。这不可避免地导致在光子和电子子系统之间传输数据时的显著能量消耗，称为内存墙。

为了应对这一光子计算-存储局部性问题，目前正在努力实现光子内存计算。电光光子内存设备是关键和基础。这将涉及将存储能力集成到光子设备中，其中电编码的内存状态可以调节光学属性（例如，光学传输）。这使得参与计算的光子在通过电光光子内存时可以读取存储的信息，从而消除数据传输中的能量消耗。目前已经有几种有前景的方法被报道。它们基于通过信号幅度的衰减或采用电机械控制来调节通过的光子信号。几个研究小组成功展示了基于硫族元素的相变材料（PCM）的使用，该材料依赖于在无定形和晶态下可切换的吸收来调节传播的光。尽管PCM内存已证明其非易失性和耐久性，但由于其突变的“熔化-淬火”相变，逐步重置仍然存在局限性。此外，由于依赖于焦耳加热，PCM需要更高的写入能量、更复杂的信号处理和更高的延迟来动态调整类比权重（即神经形态神经网络的长期突触权重抑制），相比于铁电材料的稳定剩余极化开关，后者能够实现快速的逐步设置和复位。同样，基于忆阻器的内存元素由于是基于电流的，因此相比于场开关的铁电材料，容易受到欧姆损失、写入耐久性和读取干扰的影响。此外，利用低热预算的HZO铁电材料和IGZO晶体管，我们的工艺不仅完全兼容CMOS，而且能够与先进CMOS芯片的铜互联层进行共集成，从而为电光3D集成电路（3D-IC）提供了可能性。对于基于微机电系统（MEMS）的光学内存方法，它们具有机械操控纳米结构的能力，可以通过光耦合调整光通量比。尽管这种方法受到了显著关注，但由于其对环境条件的高度敏感性，它在存储和检索策略上存在复杂性问题。

目前已有一些有前景的基于铁电的光子设备被报道（例如，硅氮化物波导、硅/钛酸钡微环谐振器、硅氮化物Mach-Zehnder干涉仪）。然而，由于需要切换大量波导材料（厚度为100多个纳米），这些设备的能效未能达到预期，且波导上的光学效应较弱，等离子体色散效应和波导材料的低固有载流子密度。此外，预计在高度集成的3D-IC和电光中介器中进行电气和光子互联集成时，可能会面临电子串扰和状态干扰的更高敏感性。

在这里，我们通过将多状态场效应电子内存设备与铌酸锂（LN）光调制器的集成，引入了一类新的设备。该方法利用低场可切换的铁电电子内存与铌酸锂的电光属性通过Pockels效应耦合。我们使用硅CMOS兼容的低热预算材料（例如，掺锆的HfO2（HZO）、铟镓锌氧化物（IGZO））使技术兼容未来的3D单片异质集成，能够与硅芯片及其金属互联层共集成，为高密度的计算内存光电子学开辟了可能性。

图1 | FeFET Pockels光子内存概念

a FeFET Pockels光子内存的示意图，通过将FeFET与LNOI MRR集成实现。

b 通过电信号切换铁电极化，导致光学共振偏移。例如，为了编码信息“0.8”，HZO中的偶极极化被切换，导致传输光谱中的光学共振偏移。在实际应用中，使用波长为λ的单色激光，80%（“0.8”）的输入光会通过MRR传输。

c FeFET Pockels光子内存的假色扫描电子显微镜（SEM）图像。白色表示直波导和MRR。源极和漏极电极用黄色表示，顶门（ITO）用蓝色表示。通道是ITOx-IGZO双层，呈深蓝色。黄色到红色的渐变阴影结构代表HZO铁电层。

d 响应铁电HZO状态的MRR传输光谱。由于Pockels效应，稳定的剩余HZO铁电偶极子引起的非易失性（NV）共振偏移。

我们展示了铁电内存电容器（FeCAP）和铁电内存晶体管（FeFET）版本的这种设备。我们利用HZO和LN之间的非线性铁电偶极相互作用以及Pockels效应来增强微环谐振器（MRR）的双折射性。这些设备成为可编程的高品质因子（Q因子）波长选择器。我们以前已经讨论过HZO内存FeCAP设备的详细信息，这里我们将重点描述我们的FeFET型Pockels光子内存（图1）。通过使用三端FeFET，我们能够通过晶体管的源极和漏极端子读取铁电内存状态，同时使门极电场调节LN而不受干扰。我们的FeFET Pockels光子内存展示了超低的能量成本，达到65.1飞焦耳/状态（比报告的非易失性光子内存低100倍），能够进行超过4位状态的非易失性切换，预计保持期为10年，读写耐久性超过100万次（107次）。

结果

设备与材料结构

在FeCAP实现中，我们实现了一个薄的导电底部铟锡氧化物（ITO）电极，以部分屏蔽和平衡铁电材料和铌酸锂在绝缘体上的微环谐振器（LNOI MRR）之间的电场相互作用。尽管FeFET实现更为复杂，但它通过场效应载流子调制（从电子耗尽到强积累）提供了更强的调谐性，能更强、更广泛地调制MRR的Pockels效应。FeCAP与FeFET实现的Pockels光子内存对比已在补充信息中提供。如图1a所示，FeFET是一个顶门FeFET，制备在LNOI MRR上，包含金属-铁电HZO门堆叠在异质结工程的铟镓锌氧化物（IGZO）氧化物半导体通道上。选择氧化物半导体FeFET而非硅的原因是该材料具有超低漏电流、较低的折射率（nIGZO=1.720 vs. nSi=3.521），且该设备可以在低热预算下处理（Tmax<400°C）。这种选择导致了LNOI MRR的低工艺和光学干扰，同时也与CMOS互联金属化的热兼容性。HZO门堆叠和晶体管通道经过工程优化，以实现高可靠性和非易失性内存操作，基于缺陷自补偿效应，使用富氧半导体ITO（ITOx）来钝化IGZO通道界面/体缺陷。整个FeFET堆叠与具有批量导电ITO顶门电极的构造被制备，以最小化因其折射率较低（nIGZO=1.7，nHZO=1.925，nITO=1.5）而导致的光波导的光损失，相比之下，LN的折射率为2.2，适用于C波段红外区域（波长范围：1530-1565 nm）。

MRR的波长依赖共振响应HZO的极化切换（如图1b、d所示），这一现象通过偏置顶门实现，同时保持源-漏电极（如图1a所示）接地至0伏。设备的内存状态还可以通过IGZO通道的晶体管电流独立地查询。图1c展示了FeFET Pockels光子内存的扫描电子显微镜（SEM）顶部视图。SiO2包覆层中开有一个窗口，FeFET通道直接接触LN MRR。

如高分辨率透射电子显微镜（HR-TEM）图像（补充图4所示）所示，HZO的铁电性通常与极性正交相（o-phase）相关。发现o-phase在多晶HZO中产生最强的铁电性。每个铁电域的极化沿着波导的纵向（z）方向排列。这是通过确保HZO中的电场沿z方向对齐来实现的。这个对齐非常关键，因为z切LN在z轴上展示最强的Pockels效应（r33=32 pm/V），具有最高的功率效率。此外，HZO和LN之间的相互作用发生在超薄的IGZO晶体管体（8 nm）上。
由于薄膜的生长和形成，LN中已报道了自发的铁电极化（PLN*），这是由于晶格缺乏反演对称性，导致正（Nb+）和负电荷（LiO3-）的分离。鉴于LN也具有铁电性，预计HZO和LN之间会发生偶极相互作用。偶极电荷密度约为70μC/cm²，是典型HZO极化的4.4倍。此外，为了支持光学模式，MRR的LN层必须显著比晶体管和HZO层厚（TLN=0.6 μm）。因此，预计LN的极化将显著影响设备的场效应操作。这种相互作用表现为HZO和LN中的偶极之间的电静电荷和平衡电场，以及晶体管中门调节电荷的相互作用。这种效应强烈决定了设备的工作、编程和擦除方式。我们将在后续的设备操作说明中详细解释这一点。

设备操作

HZO的极化可以通过施加一个顶电极（ITO门）脉冲（VG）来切换，生成的电场（Er）超出HZO的矫顽电场（±|Eo|）。所施加的电场使铁电偶极矩与电场极性对齐。这个结果产生的铁电偶极子会导致晶体管通道的开启电压变化（阈值电压Vt）。这会导致通道电子在零门电压下的积累（高导电性）或耗尽（低导电性），具体取决于铁电偶极子的强度和极性（补充图5a）。当施加的电场低于HZO的矫顽电场时，铁电偶极子将保持在其之前切换的状态。晶体管体中的电子积累响应HZO偶极子的剩余极化，决定了这些载流子对HZO偶极电荷的电静电屏蔽程度。因此，这些电子屏蔽了电场（E-field）对LN MRR的穿透程度；类似于“E-Field滤波器”（图2）。晶体管体中产生的电场会根据Pockels效应调制LN的折射率，从而通过改变光程差（OPD）导致MRR的相位偏移。这可以表示为：OPD = 2πr_neff = mλ，其中r是环谐振器的半径，neff是波导材料的有效折射率，λ是共振波长，m是环谐振器的模式数。这与图1d所示的共振偏移相对应。

图2 | 基于Pockels效应的FeFET Pockels光子内存机制

a–c FeFET Pockels光子内存在复位和写入操作期间的横截面示意图。流过IGZO通道的电流使得非破坏性的电读取成为可能。

d–f 设备垂直堆叠的能带图，分别表示易失性、复位和非易失性（NV）光学状态。白色区域表示能带间隙。在非易失性光学状态中，由于HZO极化方向与z切铌酸锂自发极化的对齐，HZO展示了强大的极化保持能力。由于IGZO通道中的孔载流子浓度（10¹⁴ cm⁻³）【56】和孔迁移率（0.01 cm²/Vs）【12】较低，设备在关闭状态下表现出亚皮安的漏电流。此外，通道中没有屏蔽载流子，使得HZO的电场能够渗透到LN中。易失性光学状态仅在复位操作期间存在。复位操作后，铌酸锂的自发极化倾向于反转HZO中的偶极子，导致光学状态从易失性光学状态向复位光学状态发生蓝移。（E-field 电场，P0* HZO极化，Ps* LN自发极化，VDS 源漏电压，VG 门电压，Er 由门电压产生的电场，Eo HZO矫顽电场）。

该设备的内存操作涉及两个关键步骤（复位和写入）以及三个设备内存状态（易失性、复位和非易失性状态）。在执行写入操作以启用非易失性内存状态之前，首先进行复位操作，方法是施加一个正门电压VG偏置，以产生一个超出HZO铁电矫顽电场的电场。这将使HZO偶极子与LN偶极极化相反对齐。电场还会在IGZO通道中诱导电子积累（图2a、d）。晶体管中的电子积累不仅屏蔽了VG施加的电场，而且还屏蔽了HZO偶极子与LN偶极场之间的相互作用。LN界面处的电场保持向下方向（即ELN > 0），结果MRR共振位于λtemp（图1d）。此时的内存状态是临时且易失的。

当移除正VG偏置时，晶体管中的电子积累将减少，削弱其屏蔽效应。因此，HZO将部分去极化（如补充图6a所示，约剩余1/6的极化），由于来自强LN偶极子的竞争电场（LN的极化是HZO的4.4倍），设备将从易失的光学状态转变为非易失的复位光学状态（图2b、e）。LN界面处的电场方向将反转并指向上方（ELN < 0）（补充图7），这导致MRR共振移动到λ0，根据Pockels效应（图1d）。这一光学状态为初始非易失性状态。

写入步骤涉及在FeFET门施加一个负的写入偏置，该偏置生成的电场超过HZO的矫顽电场，从而极化HZO偶极子。HZO极化的程度可以通过控制写入脉冲的能量（=脉冲数 × 脉冲宽度 × 通道电流(t) × dt，其中t表示时间）来调整，从而实现所需的铁电域强度。V = 0时的剩余极化决定了这些域的强度，这些域在移除写入脉冲后保持不变（补充图5b），确保HZO的铁电状态保持非易失性和稳定性（补充图6b），直到执行复位操作。移除写入脉冲后，LN界面处的电场（ELN）将继续为负，其大小由HZO极化的强度决定（图2c、f；补充图8a）。这会导致MRR共振相对于λ0发生蓝移。所有后续的第n个非易失性（NV）HZO铁电状态将导致MRR共振λn < λ0（图1d）。这源于LN对HZO偶极子场的场效应Pockels响应，且HZO偶极子场指向上方（ELN < 0，补充图8b）。HZO铁电状态，因此，所存储的电光共振也可以通过测量FeFET的阈值电压偏移或通道导电性来评估；允许电子和光子双模读取。鉴于HZO的净极化与LN的自发极化对齐，HZO极化得到了很好的稳定，这对实现良好的状态保持时间和内存的非易失性至关重要。由HZO偶极子场引起的有效折射率调制为1.367 × 10⁻⁹/µm，相应的折射率变化图谱（Δn）在补充图9中给出，假设MRR宽度完全覆盖HZO，仅考虑长度，且铁电材料完全极化。

电光内存特性

为了表征设备的多状态性能，我们将初始化的内存状态设置为状态0，然后依次施加相同的脉冲（10μs，-6V）。通过施加不同数量的脉冲，可以实现六个不同的光学状态，这些状态通过共振偏移表示（图3a）。共振由拟合传输光谱到洛伦兹分布来确定 。与单色方法 相比，这种方法提供了更客观的评估，因为它不太受MRR参数（如消光比（ER）、品质因数和单色光源的线宽）的影响。每个状态的统计分布通过50次重复测量绘制出来。此外，这六个不同、稳定且可重复的共振状态与施加的脉冲数量呈线性关系。使用更短脉冲（1μs，-6V）的额外测量结果见补充图10。

图3 | 多状态、非易失性和频率响应特性

a 连续脉冲数量对共振偏移的影响，每个脉冲的宽度为10μs，幅度为-6V。箱形图展示了在50次脉冲配置操作下每个状态的变化。为了确保可重复性和共振状态的不重叠，共识别了六个可区分的光学状态。

b 三个光学状态随时间的变化，在一次写入后，观察了105秒内的状态依赖性。图中表示了在这一时期内施加的具体脉冲配置。根据观察到的稳定性，预计这些光学状态的保持期超过10年。

c 在特定脉冲配置下，两种光学状态的耐久性表现。展示了铁电循环耐久性，材料疲劳稳定超过106次循环，并且共振窗口在107次循环后轻微偏移。106次循环后共振偏移的轻微减少可能归因于HZO中的轻微铁电疲劳效应。

d 可用光学状态数量对脉冲宽度、频率和操作期间脉冲数量的依赖性。插图提供了单个脉冲应用时操作状态变化的详细信息。

e 测量擦除和写入操作后的光学和电气响应的脉冲序列和结果。具体来说，擦除脉冲的特征是10μs和3V，而写入脉冲则为10μs和-6V。使用高速光电探测器对光学响应进行连续测量，脉冲操作期间的信号由于通道接地所引起的干扰被去除。电气读取脉冲施加在漏极上，宽度为1μs，电压为0.1V，源极接地。读取信号由源漏电流表示。

另一个关键的电光光子内存参数是铁电极化的时间稳定性和保持性。为了研究这一方面，我们设置并监测了三个不同写入脉冲的状态，如图3b所示。在大约28小时的时间里，光学状态保持不变，根据基于拉伸指数函数的保持模型，这可以预测为10年的状态寿命 。这一强大的保持性归因于HZO基FeFET中低去极化与矫顽电场比率以及低门漏电流 。

铁电材料在实际应用中容易受到极化疲劳 。因此，我们对FeFET Pockels光子内存进行了WRITE/RESET循环耐久性测试，结果如图3c所示。在该测试中，写入操作使用了不同脉冲宽度（w）的负脉冲，而复位操作则使用了一个长正脉冲。值得注意的是，在室温下，经过107次WRITE/RESET循环后，成功地展示了最小的退化，且在105次循环后性能几乎没有下降。实现超过107次的WRITE/RESET循环为电光光子内存的可靠性提供了巨大的潜力 。

HZO极化调制依赖于总脉冲能量（脉冲能量 ∝ 脉冲宽度 × 脉冲幅度² × 脉冲数量）。为了实现最大的稳定中间内存状态，必须控制脉冲宽度和脉冲频率（或脉冲数量），以获得稳定的剩余HZO极化。过少的脉冲或过短的脉冲持续时间可能不足以提供足够的能量来调节偶极子。另一方面，过多的每脉冲开关能量以及长脉冲宽度和/或高脉冲频率会导致极化的过度变化，并丧失阶梯式的内存分辨率。因此，脉冲宽度和脉冲频率之间存在一个最优选择（图3d插图）。在我们的案例中，为了实现6个稳定的内存状态，我们发现最佳的编程脉冲宽度是10μs，幅度为-6V。因此，每个状态的总写入能量估计为65.1飞焦耳/状态。每个状态的开关能量（Eswitch）和耗散能量（Edissipated）通过以下公式计算。

在这里，n是脉冲数，w是脉冲宽度，CFE是门电容，Cmeasure是测量设置的寄生电容，Cparasitic是设备的寄生电容，IGS是门漏电流，IDS是源漏电流，VDS表示施加的漏极电压，而源极接地。在我们的计算中，源极和漏极都接地，导致IDS ≈ IGS，并且VDS = 0V。应用的VG是-6V，w为10μs，CFE测量值为0.25 pF，分流的Cparasitic测量值为4.85 pF，串联的Cmeasure测量值为0.7 pF，IGS测量值约为5 pA（补充图12）。因此，Eswitch计算为64.8 fJ，Edissipated通过（1）×（10μs）×（-6V）×（-5pA）= 0.3 fJ来估算。因此，每个状态的总写入能量为65.1 fJ。

与传统的FeFET相比，写入操作中的低能量消耗归因于设备在耗尽区的操作，其中IGS保持在pA级别，当施加负VG时。而传统的FeFET通常在积累区操作，在该区域IGS可以达到nA级别或更高。耗尽区的较低门漏电流和较高的通道电阻显著减少了写入操作所需的能量。更多细节和讨论可以在补充信息中找到。图3d描绘了脉冲宽度与脉冲数量优化，以产生稳定的中间状态数量。这将在考虑高速计算和通信中内存数据速率、能量耗散和寄生效应时成为一个重要的系统设计考虑因素。

对于时间序列内存响应，我们使用了单色光源。关于从共振找到方法到单色方法结果翻译的准确性讨论，详见补充信息。特定的波长选择为传输光谱的第一导数关于波长的最小值，即1550.972 nm（补充图13）。我们期望在这个波长下的传输偏移达到最大值。图3e演示了每个光学状态可以通过光功率和FeFET源漏电流独立地、双模读取。光学状态通过一个10μs、3V幅度的脉冲初始化。随后，通过一个10μs、-6V幅度的FeFET写入脉冲，内存状态从状态0转变为状态1，如高速光电探测器所测量的那样。此外，向源漏对施加了一个1μs、0.1V的脉冲，生成一个读取电流以显示相应的内存状态。在FeFET的写入或复位过程中，源漏对接地，随后由于地线对HZO电场的屏蔽效应，高速光电探测器的读取结果不准确。因此，当施加VG偏置时（图3e，VG与时间的关系），相应的光电探测器信号被消除（图3e，功率与时间的关系）。

内存状态、设备堆叠与基准测试

由于铁电状态相对于电场的线性关系，以及根据HZO在MRR上的覆盖面积最大共振偏移（图4a），可以堆叠铁电内存状态以增加Pockels光子内存的容量。这可以通过将多个FeFET堆叠在一个MRR上来实现。MRR将作为FeFET铁电状态的电场聚合器。图4b展示了如何通过三个共享单一MRR的FeFET独立控制Pockels光子内存的示例。每个FeFET具有单独的源电极和顶门电极，但共享相同的漏电极。在这种情况下，可寻址的光子内存状态总数扩展为16（图4c）。这种改进归因于由于每个FeFET中HZO颗粒数较少而导致的光学状态变化减少，即使覆盖面积保持不变。

图4 | FeFET Pockels光子内存的线性、可扩展性与基准测试

a 最大共振偏移作为覆盖度的函数，其中覆盖度由MRR覆盖角度除以360°定义。由于MRR的保护耦合区不应被其他材料覆盖，覆盖度不能达到100%。

b 假色SEM微图像，展示由三个独立FeFET（即FeFET-1、FeFET-2、FeFET-3）控制的FeFET Pockels光子内存。白色表示直波导和MRR，源极和漏极电极用黄色表示，顶门电极用蓝色表示。通道有两层，包括ITOx和IGZO，用浅蓝色表示。黄色和红色的渐变代表HZO铁电层。图中没有颜色的第四个FeFET位于打开的SiO₂窗口外部，不产生影响。（S：源极，G：门极，D：漏极）

c 通过三个独立FeFET在共享MRR上调制的光学状态变化，施加不同幅度的独立脉冲。共振偏移归因于三个FeFET的组合效应，每个光学状态由负写入脉冲和正复位脉冲设定。在“初始化”预操作后，实现了由三个FeFET协调的多状态线性操作，R²值为0.98323。（λ：波长）

d 直方图展示了从准备状态开始进行线性操作时，达到每个状态的可重复性。观察到13个不同状态。不同颜色对应由不同FeFET引发的各种光学状态。

e FeFET Pockels光子内存（红色）与已报告的非易失性光子内存（橙色）【7,11,14–16,39–45】的基准测试，评估了容量、功耗和耐久性。每个点的大小表示其容量。

尽管内存状态相对于施加的脉冲有很大的线性调制，但由于每个堆叠FeFET的初始化，存在共振偏移的主要步骤（例如，从复位状态λ0到FeFET-1的第一个非易失性状态λ1），如图4c上方的轨迹所示。这是由于HZO从复位状态（VG = 0V）到Vg = -2V的极化变化，这是诱导HZO铁电性的最低电压（Er > |Eo|）（补充图5b）。这些非线性共振步骤可以通过铁电状态初始化来消除，其中FeFETs被单独初始化为它们的第一个非易失性状态，如图4c下方轨迹所示。为了展示这个多FeFET Pockels光子内存的适应性，我们为每个状态随机更改光学状态40次，生成了图4d中的共振直方图。该直方图展示了不同状态的良好可重复性。状态编号与初始化后的图4c中的编号相对应。在每个随机选择的状态之间，设备会重新初始化到准备状态，以进行线性操作，然后使用上述相同程序设置下一个状态。这些结果确认了使用多FeFET Pockels光子内存准确且明确地设置多个非易失性状态的可行性。

将FeFET Pockels光子内存应用于混合光电芯片（图4e）的基准测试涉及评估三个关键方面：能力、功耗和耐久性。能力表示可利用的稳定和可区分的光学状态数量；功耗衡量切换一个光学状态所消耗的能量；耐久性表示在保持一致性能的同时持续进行重复操作的能力。我们的设备展示了4位的高存储容量和65.1 fJ/状态的超低功耗，这比大多数现有的非易失性光子内存低两个数量级【7, 11, 14–16, 39–45】。这一显著进展得益于非线性Pockels效应，利用了LN与HZO之间的强相互作用，如“设备操作”部分所述。此外，由于HZO材料的良好稳定性，我们的设备在光学和电气读取方面展现了良好的耐久性，超过10⁷次循环。通过增加每个设备的HZO覆盖面积和FeFET密度，能力可以进一步提高，考虑到设备性能的变化。某种程度上，使用更先进的单色光源，并缩窄光谱线宽，也可以提高容量。

表1 | Pockels光子内存与其他非易失性光子内存平台的基准对比

表1中展示了基准测试表，更多详细的基准信息请参见补充表2。相对较低的操作速度（约μs）主要是由于测量设置中的电阻-电容（R-C）开关延迟【47】、较大的通道宽度与长度比，以及耗尽区内较大的通道电阻。这些因素可以通过优化来改善操作速度，以达到亚纳秒级的操作速度【48】。并且，通过增加o-phase域密度、提高MRR的Q因子和缩小整个设备（补充信息），功耗还可以进一步减少，潜在地降低到亚fJ/状态水平。此外，尽管每个单元的占地面积约为7 × 10⁴ μm²，但有效区域仅为290 μm²，因为MRR内的很多区域未被使用。通过最小化MRR的半径，可以显著减小占地面积，这可以通过降低传播损失和增加Q因子来实现。值得注意的是，电气读取电流不会流经HZO，从而避免了对存储状态的干扰，这相较于其他方法（如PCM）具有显著优势。

讨论

通过比较挥发性热光、挥发性电光和非挥发性铁电（本研究）调制的能效，当保持已调状态时，非挥发性铁电调制的优势变得显而易见。在热光情况下，热源的电阻损耗在调制期间会积累。相比之下，电光调制器除了直流漂移补偿的能量成本外，本质上不会受到电阻损失的影响。具有10年非挥发性状态保持的铁电调制（图3b）将允许长期零能量消耗。补充图14突出了铁电调制与电光和热光调制相比，分别节省100倍和100,000倍的能量。

在高性能和低能量光子系统中，结合非挥发性内存和高速调制功能至关重要。正如我们在先前的FeCAP Pockels光子内存工作中所展示的那样，将这两种功能集成到一个紧凑的单一设备中是可行的。这种集成同样适用于我们的FeFET Pockels光子内存，它可以在低能耗非挥发模式和高速挥发模式下操作。与热光调制相比，热光调制由于热源的大R-C延迟而受到限制，而电光调制具有较低的R-C开关延迟。此外，凭借非挥发性内存特性，我们的设备可以通过将设备预设（编程）为基准共振λo，并执行关于λo的微调操作（即λtuning = λo +/- Δλ），进一步降低R-C延迟。这将只需要在开关R-C中的增量变化，从而进一步最小化延迟。因此，由于HZO和LN之间的相互作用实现了寄生效应的最小化，我们的设备的操作速度预计可以超过100 GHz，类似于常规LNOI电光调制器。

总之，我们描述了一类低电压的混合铁电电光调制器，通过将铁电开关设备与LN结合在一起。我们展示了具有非挥发性多状态内存的HZO-IGZO FeFET能够与LN MRR紧密集成，生成Pockels光子内存。通过HZO和LN中的铁电偶极子之间的电场平衡，我们实现了一个电场开关，通过Pockels效应调制MRR光子模式，以飞焦耳/状态的能效，在预计的状态保持时间为10年，且读取/写入耐久性超过107次循环。我们展示了每个FeFET可以实现6个不同的非挥发性线性内存状态。为了显著提高每个调制器的内存容量，我们演示了通过将晶体管堆叠在MRR上来实现内存状态堆叠的可能性。我们展示了在单个MRR上集成三个FeFET后，最多可以实现16个状态。值得注意的是，这种Pockels光子内存与现有的非易失性光子内存相比，切换能量降低了100倍。与受到电阻损失和直流漂移补偿影响的热光和电光调制器相比，Pockels光子内存在保持状态时能效提高了100倍。此外，它引入了一种“编程和调谐”方法，允许增量切换寄生R-C，从而显著减少延迟。我们的设备的多模和多输入能力使得可重配置光子学和光子内存计算系统在降低设备数量/占地面积的情况下，能够扩展到飞焦耳/状态的能效。

方法

材料优化

Pockels效应在波导上的调制强度受限于通过铁电介质对MRR的电场效应作用。因此，有必要通过原子层沉积（ALD）过程优化来最大化HZO的铁电性，同时对LNOI MRR保持敏感，以最小化对LNOI双折射的影响。随着以臭氧为氧源增加ALD沉积温度，HZO薄膜的平均颗粒尺寸减小，从而促进了铁电极化的增强（补充图15a）。正交HZO相（Orth.）容易在较小颗粒区域稳定下来（补充图15b）。考虑到极化和漏电流密度（补充图15c），280°C的沉积温度被选择为最优条件。虽然减薄薄膜会导致更强的面内拉伸应力，进而加强铁电正交相（补充图16b），但极化-电压（PV）回路显示薄HZO薄膜中的铁电极化下降（补充图16a），这是由于漏电流的快速增加（补充图16c）。总体而言，用于我们设备的HZO生长的最优条件是280°C的温度和8 nm厚的薄膜。

设备制造

设备是在薄膜z切LNOI晶片（NanoLN）上制造的，薄膜厚度为600 nm，氧化物绝缘层厚度为1.5 μm。波导使用电子束光刻（EBL）和氢化硅酸盐（HSQ）抗蚀剂定义。随后，采用Ar⁺反应离子刻蚀（RIE）部分刻蚀图案，刻蚀深度约为320 nm。使用Piranha溶液（H2O2: H2O: NH4OH = 2: 1: 2）去除HSQ和再沉积残留物。为了减少光学传播损耗，使用等离子体增强化学气相沉积（PECVD）在设备上沉积厚度为1 μm的二氧化硅（SiO2）包覆层。使用光刻法和缓冲氧化物蚀刻（BOE）湿法刻蚀去除MRR和FeFET所在区域的SiO2包覆层。

样品通过磁控溅射沉积IGZO和富氧ITO（ITOx）双通道层，每层厚度分别为5 nm和3 nm。随后，使用光刻法和盐酸（HCl）湿法刻蚀这些层。使用电子束蒸发器在光刻定义的区域上沉积钯（Pd），并通过剥离工艺获得源极和漏极电极。接着，使用ALD在ITOx通道上沉积8 nm的HZO薄膜。在样品顶部沉积一层W作为铁电诱导层，然后在380°C的氮气（N2）环境下进行快速热处理（RTP）以诱导HZO的铁电性。之后，使用W刻蚀液（Sigma-Aldrich）去除W，再生长导电ITO层。导电ITO层通过光刻法进行图案化，并使用氯气（Cl2）基反应离子刻蚀（RIE）进行刻蚀，定义为顶门电极。

最后，通过切割机和聚焦离子束（FIB）抛光对样品进行光边缘耦合处理，获得低插入损耗（1.5 dB/面）的平滑输入端口，如补充图17a所示。补充图17b展示了良好刻蚀的MRR耦合区域的SEM图像。通过Talos透射电子显微镜（TEM）系统收集的能量色散X射线（EDX）光谱，如补充图18所示，展示了材料的均匀性和堆叠的有序性。

光学与电气测量

用于表征设备光学性能的测量设置示意图如补充图19所示。光源使用可调激光源（TLS）（Agilent 81940 A），由光波测量系统（Agilent 8164B）控制，扫描光谱范围为1550.5 nm至1551.5 nm，光功率为25.12 mW，扫描速度为5 nm/min，扫描步长为1 pm。可调激光的半高宽（FWHM）为0.071 nm（补充图20）。光通过单模光纤耦合，并使用线性偏振器和偏振控制器（PC）选择光纤中的横向磁（TM）偏振模式。然后，光模式通过三维光纤对准系统和近红外（NIR）相机被边缘耦合到设备中。设备的输出随后通过另一根光纤收集，并使用光谱分析仪（OSA，Agilent 86412B）或功率传感器（Agilent 81636B），由光波测量系统进行分析。传输光谱通过LabVIEW 2023软件生成。电气信号由半导体参数分析仪（Keysight B1500）提供，连接到高速波形发生器/高速测量（WGFMU，Keysight B1531A）单元，如补充图15b-c所示。然后，WGFMU连接到FeFET的顶门，用于施加门电压VG，连接到源极用于测量源电流Is（施加0 V），连接到漏极用于测量漏电流ID（施加恒定电压100 mV）。

光学损耗与MRR优化

为了实现高性能的FeFET Pockels光子内存，必须优化波导传播损耗和MRR性能。最初，使用Lumerical MODE软件设计并优化了LN肋形波导，以支持低传播损耗的单模传输，包括横电（TE）模式（补充图21a）或TM模式（补充图21b）。选择肋形波导而非条形波导，是因为需要最小化由于干法刻蚀铌酸锂时刻蚀波导侧壁所造成的传播损耗。部分刻蚀波导的宽度为0.8 μm，边缘耦合器使用Lumerical FDTD软件进行了优化，电场分布如补充图21c所示。值得注意的是，补充图22a中的蓝线在3 μm处展示了峰值，表示最高的耦合效率。因此，采用最大宽度为3 μm的边缘耦合器在我们的设备中得到了实现。

在测量不同波导长度的波导损耗后，我们确定了TE和TM模式的传播损耗分别为0.72 dB/mm和0.58 dB/mm（补充图22b）。这些值与报告的结果相当【51】。在补充图22a中，耦合效率与圆形MRR间隙宽度的关系图也有所展示。然而，由于制造限制，我们的MRR的间隙宽度为0.4 μm。MRR的半径设计为150 µm，以扩大HZO和LN之间的相互作用面积。

HZO的热稳定性

为了评估将加热器作为调制器与FeFET Pockels光子内存集成的可行性，我们对8 nm薄的HZO薄膜进行了热稳定性测试。使用铁电测试仪（Radiant Multiferroic II）在20°C到90°C的不同环境温度下测量HZO薄膜的铁电性。如补充图23所示，结果表明，当温度低于90°C时，极化损失小于15%。实际上，这意味着即使极化损失超过15%，差异化状态的变化仍在可接受范围内。

与FeCAP Pockels光子内存的比较

在我们之前的论文【19】中，介绍了FeCAP Pockels光子内存，包含一个HZO铁电电容器和一个LNOI MRR，如补充图3a所示。该电容器由夹在两个ITO电极之间的HZO铁电层组成。除了FeFET Pockels光子内存的调制效率较低外，FeCAP Pockels光子内存面临的另一个挑战是氧化物丰富的ITO薄底电极中的铟分离（补充图3b）。这种现象会导致波导的传播损耗。

铁电内存仿真框架和方法

我们使用Sentaurus TCAD工具【52】研究了LN/ITOx-IGZO/HZO/ITO异质结构中的铁电内存特性。这些结构在Sentaurus S-Device环境中进行了分析，使用了专门设计的定制模型来描述铁电材料HZO和LN的特性，这些材料不在仿真软件的标准材料库中。“库”是指一个参数文件（*.par），该文件详细描述了材料的特性，如介电常数、带隙、功函数和极化特性。我们为HZO和LN创建了定制库，并将其集成到默认库中。这些文件由TCAD工具处理，确保准确考虑参与分析的每种材料的物理和电气特性。对于HZO，极化特性来自实验测量，对于LN，极化特性则来自已报告的文献。

铁电性动态通过Sentaurus TCAD中实现的基于Preisach模型的铁电模型进行描述。在Preisach模型中，离散的方形滞后元件通过参数分布（例如内部偏置场和矫顽电场）求和并平均，极化与电场的关系由双曲正切函数描述。在静态Preisach模型中，饱和滞回回路Psat-EFE通过以下方程描述。

其中，Ps 是饱和极化，Pr 是剩余极化，s 是PFE-EFE滞回回路的陡峭度参数，EFE 是铁电材料中的电场，Poffset 调整滞回回路中心在极化轴上的偏移。矫顽电场，Ec+ 表示正向扫描的矫顽电场，Ec- 表示反向扫描的矫顽电场，用于考虑滞回回路中心在电场轴上的不对称性。实现和模型推导的更多细节可以参见文献【53-55】。其中，正号（+）表示正电场扫描分支，负号（-）表示负电场扫描分支。

在仿真器中，铁电极化特性主要由三个量来描述：剩余极化（Pr）、饱和极化（Psat）和矫顽电场（Ec）。为了模拟LN中的自发极化，我们首先模拟了LN/ITOx-IGZO/HZO/ITO结构的铁电特性，关闭HZO的铁电模型，此时HZO作为常规介质。当施加在LN上的电压超过其矫顽电场时，LN会发生极化。为了在LN中实现负自发极化，在门极（靠近HZO）施加-10V电压，然后再将其升至0V，以保持LN中的负极化。这个结构中，LN具有负自发极化，将作为后续步骤的初始条件。虽然输运特性仍然由漂移扩散求解器捕捉，但LN/ITOx-IGZO/HZO/ITO结构通过自洽地求解二维泊松方程、载流子连续性方程以及基于Preisach的铁电模型来进行研究。