#全国产SOI晶圆定制加工   #468寸50nm-15um热氧片

库存片：

220nmSI高阻-3umSIO2-675umSI 6寸8寸 用于薄硅硅光

3000nmSI高阻-3umSIO2-675umSI 6寸8寸 用于厚硅硅光

双高阻SOI用于CPO

#尺寸4-8寸 

#最小起订量1片

#热氧层厚度范围50nm-15um

#膜厚精度最高精度+-5nm

#厚膜SOI-减薄抛光工艺600nm到微米级，加离子束精修，超级高精度膜厚均匀性

 #CavitySOI-带空腔SOI晶圆，光刻显影刻蚀键合制作SOI一条龙

 #FDSOI -最薄顶层10nm，特殊工艺精修，粗糙度小，膜厚精度高

普通超薄：SMARTCUT+离子束精修

超级超薄：EPI+SMARTCUT+离子束精修

#超平硅片-TTV500nm

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,6寸DUVKRF电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

National Key R&D Program of China

National Natural Science Foundation of China

Autonomous Deployment Project of China National Key Laboratory of Materials

1. 引言

随着5G蜂窝设备和基础设施的全面快速发展，集成和实现射频前端模块（RF-FEM）的要求已成为重中之重。SOI技术的迭代提供了射频性能和工艺兼容性的优势，使得SOI在功率放大器、开关、低噪声放大器、单片集成等领域成为了优于大规模CMOS、SiGe和III-V化合物半导体的替代方案。

高电阻率硅（HR-Si）作为SOI衬底，在RF-FEM中已得到了广泛应用。然而，由于HR-Si/埋氧（BOX）界面处积累的载流子引起的寄生衬底电容（PSC）效应，必然会增加衬底的串扰和谐波失真，从而降低射频性能，尤其是在高频时。已经证明，通过在HR-Si/BOX界面之间沉积多晶硅（Poly-Si）作为电荷捕获层，可以消除PSC效应，保持衬底的高线性度和低损耗。因此，具有Poly-Si陷阱层的RF-SOI已成为RF-FEM的主要解决方案。然而，Poly-Si层生长过程中产生的应力会导致SOI衬底的变形，从而导致晶圆粘接失败。因此，需要开发一种精确的沉积技术，以便在300mm晶圆级上沉积低应力的Poly-Si层。

制备SOI的主要方法包括层转移技术、键合-刻蚀回退SOI（BESOI）和氧离子植入分离（SIMOX）。在这些方法中，基于氢离子植入的层转移方法能够通过界面氢离子发泡实现分离面的一致性。层转移得到的Top-Si层表面较为粗糙，这可能会引发设备故障，如GOI击穿、漏电流和隧穿效应。传统的CMP技术无法在300mm晶圆级的Top-Si层上实现原子级的平整度，更不用说厚度均匀性了。另一种技术——气相刻蚀，已被证明能够将硅表面的RMS粗糙度降至2 Å以下，但无法满足厚度均匀性的要求。上述平整技术未能完全满足300mm RF-SOI晶圆对表面粗糙度和厚度均匀性的严格要求。如今，非接触平整技术引起了广泛关注。快速热退火和惰性气氛退火已被证明能够通过表面硅原子的自扩散有效平整Top-Si层，使其RMS粗糙度降至1 nm。因此，深入研究Poly-Si沉积和非接触平整过程，对于大规模制造300mm RF-SOI晶圆至关重要。

在本文中，我们报告了一系列关键技术，使得国内300mm RF-SOI晶圆的大规模制造成为可能。通过优化APCVD、原位退火和CMP技术，我们已在300mm HR-Si晶圆上开发出了低应力的Poly-Si陷阱层。随后，采用氧化薄化和非接触平整技术，满足了Top-Si层的原子级平整度。通过共面波导（CPW）的小信号和大信号分析，评估了晶圆的射频性能，确认了生产出的晶圆具有低损耗和优化的谐波失真特性。

2. 实验

基于层转移技术制造300mm RF-SOI晶圆的典型工艺如图1所示。我们使用了一块电阻率超过6 kΩ·cm的300mm Si（100）晶圆作为载体晶圆，电阻率通过四探针法进行测量。氧含量通过傅里叶变换红外光谱（FTIR）分析进行表征，并控制在5ppma以下，以限制热载流子（热受主）的形成。Poly-Si薄膜通过APCVD（大气压化学气相沉积）在900至1000°C的温度下沉积在HR-Si衬底上，反应气体为三氯硅烷（TCS）和氢气（H₂），流量分别为12 slm和90 slm。与此同时，沉积的Poly-Si层在1100°C下进行原位退火，随后进行CMP（化学机械抛光）步骤，以平整Poly-Si表面。

另一方面，通过热氧化在另一块300mm Si（100）晶圆上生长200nm氧化层，作为供体晶圆，并通过H+离子植入在氧化层/硅界面下方形成H+积累层。之后，供体和载体晶圆进行粘接并进行退火，以实现层转移。通过氧化薄化，Top-Si层被调整到75nm。最后，进行惰性气氛退火，在1100°C的温度下达到表面原子级平整度。CPW（共面波导）准备之前，使用30% KOH溶液去除Top-Si层。然后通过电子束蒸发在BOX层上沉积1μm的铝层，如图2（a）所示。为了实现50Ω的阻抗匹配，CPW的尺寸设计如下：S = 12μm，W = 26μm，Wg = 208μm，L = 2146μm。具体的CPW结构如图2（b）所示。

Poly-Si的晶圆翘曲度和电阻率分别通过几何表征工具（KLA-Tencor™ Wafersight2+）和扩展电阻剖面（SRP）技术进行测量。Poly-Si和Top-Si的表面形态通过扫描电子显微镜（SEM）和原子力显微镜（AFM）进行表征。RF-SOI结构通过透射电子显微镜（TEM）观察。300mm RF-SOI晶圆的每层厚度通过椭圆偏振仪（SE）进行检测。晶圆上的小信号和大信号测量均已进行，以提取S参数和谐波失真（HD）。通过S参数计算RF-SOI的衰减损耗（α）和有效电阻率。小信号分析的测试频段为0.1–26.5 GHz，输入功率为−12 dB m。实际的S参数通过Through-Reflect-Line（TRL）校准获得。大信号分析在900 MHz进行，测试功率范围为0到42 dB m。在谐波失真测试中，工作频率设定为900 MHz，输入功率范围为−12至42 dB m。

3. 结果与讨论

通过扫描电子显微镜（SEM）观察HR-Si衬底的表面形态，如图3（a）所示。通过APCVD生长的Poly-Si晶粒最初呈现尖锐的边缘和多面结构，如图3（b）所示。经过原位退火处理后，由于热诱导的硅原子表面迁移，晶粒变得圆滑，如图3（c）所示。经过CMP处理后，Poly-Si的内部晶粒形态显示出明显的晶面和晶界，如图3（d）所示。我们之前的研究已经建立了宏观晶圆翘曲与Poly-Si薄膜应力之间的关系，使用了扩展Stoney模型。图3（e）显示了在不同沉积温度下，Poly-Si薄膜在原位退火前后的应力变化。值得注意的是，薄膜应力与厚度变化无关，并且与翘曲的变化呈现出更加系统的下降趋势。随着沉积温度的升高，Poly-Si薄膜应力表现出更显著的下降梯度。沉积温度为1000°C时，Poly-Si的压应力减小至80 MPa。经过原位退火后，Poly-Si的压应力进一步减小。当沉积温度达到1000°C时，薄膜的压应力可以通过原位退火进一步减少至低于40 MPa，这有助于300mm RF-SOI晶圆的直接粘接。

已有文献报道，Poly-Si在退火过程中应力松弛的原因在于晶界密度的降低和（110）晶面取向比的增加。然而，需要特别注意的是，过度降低晶界密度并增加特定晶面取向会导致Poly-Si薄膜电阻率的恶化。因此，低温沉积和原位退火的结合被认为是制作300mm低应力Poly-Si薄膜的更合适方法，确保了应力的最优降低，并保持了所需的电学性能。

为了验证优化制备工艺的灵活性，我们评估了50块Poly-Si晶圆在CMP处理前后的晶圆翘曲情况，如图3（f）所示。经过退火的Poly-Si薄膜翘曲度保持在60–70μm之间，证明该工艺在缓解Poly-Si固有压应力方面具有普适性。CMP工艺通过减薄Poly-Si薄膜的厚度进一步优化了晶圆翘曲度。抛光后，晶圆的翘曲度显著降低到60μm以下。如图3（g）所示，SRP测试结果确认，Poly-Si薄膜的体电阻率始终保持在15 kΩ·cm以上，意味着即使经过原位退火，晶界密度仍提供了足够的陷阱态。因此，成功制备了低应力Poly-Si薄膜，为制造具有优异电气特性的RF-SOI晶圆提供了坚实基础。

图4（a）展示了层转移后RF-SOI晶圆表面形态的演变。分离后，Top-Si层呈现出粒状结构，在1 × 1 μm²的AFM扫描区域内，源于H₂气泡在植入层中对硅晶格的损伤。经过氧化薄化工艺后，近表面损伤层被去除并转化为连续的浮动形貌，如图4（b）所示。然而，10 × 10 μm²的AFM尺度表明，仅通过氧化薄化不能完成Top-Si层的长程表面形貌。氧化反应和硅原子外扩散的共同作用发生在Si/SiO₂界面，可能会导致在氧化过程中原本平滑的界面因硅原子的质量转移而重新粗化。在氧化薄化过程中，硅表面达到平整度的平滑效应存在一个临界阈值。为了进一步精细化Top-Si表面，实施了惰性气氛退火处理，如图4（c）所示。最终，该工艺促使硅原子通过热自扩散引导表面演变为高度平整的形貌。

在 10 × 10 μm² 的 AFM 扫描区域内对 RMS 粗糙度的定量分析如图 4(d) 所示。分离后的 Top-Si 层的 RMS 粗糙度大约为 5 nm。经过氧化薄化后，平均 RMS 粗糙度降至约 3.2 nm，因为该过程将不连续的表面转变为更连续的表面。随后，非接触平滑过程进一步将 Top-Si 层的平均 RMS 粗糙度降至 3 Å 以下，最优化的值最低达到 1.8 Å。这表明表面自扩散在连续表面上的激活更容易且更有效，而非在离散表面上。图 4(d) 中的插图显示了最终 RF-SOI 晶圆的 RMS 粗糙度分布，证明了晶圆表面粗糙度的高度均匀性。晶圆中心的 RMS 粗糙度可达到 2 Å 以下。然而，由于反应腔内热场的不均匀分布，晶圆边缘的温度低于中心温度，导致边缘的粗糙度相对较高。图 4(e) 中呈现了表面空间频率依赖的粗糙度分布分析，使用了 AFM 功率谱密度（PSD）函数。明显可以看出，氧化薄化对 f > 5 μm⁻¹ 的空间频带具有显著的平滑作用，但整体平滑效果有限。通过采用非接触平滑，整个测试频带的表面粗糙度得到了显著改善，相较于薄化后的表面。因此，非接触平滑过程有效地实现了 RF-SOI 晶圆的微米级平滑，满足了先进 RF 器件性能对粗糙度的要求。

根据上述改进，第一片国产 300 mm RF-SOI 晶圆成功制备，如图 5 所示。晶圆呈现均匀的紫色，这表明其优异的表面粗糙度和层间均匀性，而粗糙表面通常呈现灰色。图 5(a) 展示了 RF-SOI 晶圆的横截面 TEM 图像，显示了界面的优越平整度。Poly-Si 晶粒呈经典的柱状结构，显示出多样的晶粒取向。然而，热处理过程，包括原位退火和非接触平滑，导致了 Poly-Si/Si 界面上本征氧化物的部分破裂。这种破裂促进了 Poly-Si 在热处理过程中重新结晶为 (100) 取向的单晶硅。

层厚均匀性是 RF-SOI 晶圆的关键参数，因为它确保了 RF 器件在晶圆不同位置的一致性性能，并且对维持器件的可靠性和重复性至关重要。为了直观地表征 300 mm 晶圆各层的厚度分布，利用以下公式实证确定了薄膜厚度均匀性（S）：

利用 SE 测量，表征了 300 mm RF-SOI 晶圆上 Top-Si、BOX 和 Poly-Si 层的厚度分布，如图 5(c–e) 所示。在所有三层中都观察到同心圆形分布模式，边缘较厚，中心较薄。Stop、SBOX 和 Spoly 分别用于定义 Top-Si、BOX 和 Poly-Si 层的厚度均匀性，依据图 5(c–e) 中的结果计算得出，它们的均匀性分别为 0.86%、0.13% 和 5.7%，符合先进工艺节点的规范。

为了确定工艺的一致性，对 100 片制备的 RF-SOI 晶圆的每一层厚度均匀性进行了全面的统计分析。值得注意的是，Stop 始终低于 1%，表明具有高程度的均匀性，从而增强了 RF 器件的可靠性。SBOX 小于 0.15%，确保了 300 mm RF-SOI 晶圆的稳定介电性能。由于 APCVD 反应腔内热场分布不均匀且沉积速率较高，Spoly 显著高于 SBOX。然而，Spoly 维持在低于 6% 的水平，提供了足够的稳定性，以满足电荷捕获性能的要求。这些结果强调了工艺优化在实现所需均匀性方面的重要性，这对 RF 器件的一致性运行至关重要。

为了进一步确保 RF 性能的可靠性，在 20 片不同 RF-SOI 晶圆的 BOX 层上分别制备了 20 个 CPW 器件。通过小信号和大信号分析，确定了 CPW 的信号衰减系数 (α)、有效电阻率 (ρeff) 和谐波失真 (HD)，如图 6(a–c) 所示。RF-SOI 晶圆的 α 在 0.9 到 25 GHz 的频率范围内始终保持低于 4 dB cm⁻¹，且 ρeff 在 2 GHz 以下的频率保持在 10 kΩ cm 以上。这些观察结果证实了通过优化工艺设计的低应力 Poly-Si 层具有良好的电荷捕获能力，能够满足先进 300 mm RF-SOI 晶圆的要求。高于 3 GHz 时，由于基底无法适应频率逐渐增加的传输，ρeff 会逐渐下降，最终降至 0.1 kΩ cm。

第二次和第三次谐波失真 (HD2 和 HD3) 被用来评估 RF-SOI 基底的线性度。对 20 个 CPW 器件的分析显示，HD2 的一致性很高。虽然一些器件在输入功率低于 20 dB m 时 HD3 有微小的降低，但它们的 HD3 曲线在较高功率水平下与其他器件一致。这些结果证实，制备的 300 mm RF-SOI 晶圆满足了先进射频基底的严格标准。与其他相关报告 (表 1) 相比，所有的 RF 性能不仅展示了制造工艺的可行性和一致性，还表明了在同一晶圆上进行高产率器件制造的潜力，从而强化了 300 mm RF-SOI 晶圆制造的稳定性。

4. 结论

总之，本研究成功实现了300 mm RF-SOI晶圆的制造，具有大规模生产的潜力，采用了基于层转移和精心设计的热处理技术的优化流程。通过采用精细的APCVD和原位退火，Poly-Si层内的压应力有效降低至45 MPa以下。结合CMP工艺，在300 mm HR-Si晶圆上制备了低应力的Poly-Si层，具有良好的晶圆翘曲特性，低于60 μm。通过采用氧化减薄工艺，原始分割的RF-SOI晶圆的离散表面被转化为连续表面，有利于表面自扩散。随后的非接触平整工艺在所有测试频带上有效实现了高程度的表面平整度。因此，提出了一种结合氧化减薄和非接触平整技术的集成工艺，能够有效将Top-Si层的表面平整度降低到3 Å以下。此外，Top-Si、BOX和Poly-Si层的厚度均匀性分别控制在1%、0.15%和6%以内。通过小信号和大信号分析，RF-SOI的衰减系数（α）、有效电阻率（ρeff）和谐波失真（HD）分别为2.2 dB cm−1（@5 GHz）、10 kΩ cm（@5 GHz）和−95 dB m（@900 MHz），满足先进射频设备的严格要求。