摘要
硅绝缘体(SOI)中的埋氧化层(BOX)抑制了硅薄膜的热散发,并导致显著的自加热效应(SHE)。本文展示了一种新型的异质集成工艺和器件架构,利用硅基碳化硅(Si-on-SiC)技术有效解决了SOI中的热挑战。对这种架构的自加热效应(SHE)进行了TCAD仿真,并与SOI进行了比较。在常温下(VG=VD=1.8V,300 K),Si-on-SiC仅表现出2.2%的自加热引起的电流退化,这相比SOI中的10.2%有了显著改善,同时最大晶格温度上升11.5 K,也低于SOI中的57.9 K。此外,针对这种新型基板开发了标准的高k/金属栅CMOS工艺,并成功制造了n型和p型MOSFET器件,证明这种类似SOI的架构完全兼容标准CMOS工艺。
#全国产SOI晶圆定制加工 #468寸50nm-15um热氧片
库存片:
220nmSI高阻-3umSIO2-675umSI 6寸8寸 用于薄硅硅光
3000nmSI高阻-3umSIO2-675umSI 6寸8寸 用于厚硅硅光
#尺寸4-8寸
#最小起订量1片
#热氧层厚度范围50nm-15um
#膜厚精度最高精度+-5nm
#厚膜SOI-减薄抛光工艺600nm到微米级,加离子束精修,超级高精度膜厚均匀性
#CavitySOI-带空腔SOI晶圆,光刻显影刻蚀键合制作SOI一条龙
#FDSOI -最薄顶层10nm,特殊工艺精修,粗糙度小,膜厚精度高
普通超薄:SMARTCUT+离子束精修
超级超薄:EPI+SMARTCUT+离子束精修
#超平硅片-TTV500nm
我们为客户提供晶圆(硅晶圆,玻璃晶圆,SOI晶圆,GaAs,蓝宝石,碳化硅(导电,非绝缘),Ga2O3,金刚石,GaN(外延片/衬底)),镀膜(PVD,cvd,Ald,PLD)和材料(Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5,Ta2O5,ZrO2,TiN,ALN,ZnO,HfO2。。更多材料),键合(石英石英键合,蓝宝石蓝宝石键合)光刻,高精度掩模版,外延,掺杂,6寸DUVKRF电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表,为您的科学实验加速。
请联系小编免费获取原文
文章名:ADDRESSING THERMAL CHALLENGES IN SOI WITH SILICON-ON-SILICON CARBIDE HETEROINTEGRATION作者名:Junyi Yang1, Yingxin Chen1, Wei Zhang1, Shiyun Feng2,3, Weier Lu2, Bo Li2,Fanyu Liu2*, and Jing Wan1
单位:This work was supported by National Natural Science Foundation of China (62474052), Shanghai Science and Technology Commission "explorer project"
引言
硅绝缘体(SOI)技术已经成为先进半导体器件的基石,特别是在需要高性能和低功耗的应用中。通过在活性硅层下集成埋氧化层(BOX),SOI晶体管和电路实现了寄生电容的减少,增强了开关速度并最小化了功耗【1, 2】。然而,BOX层的热导率显著低于硅,这导致了SOI基器件中严重的自加热效应【1-3】。这种自加热效应会引起载流子迁移率退化、阈值电压漂移,并带来可靠性挑战【4-6】。这些限制使得SOI技术在高功率射频电路及其他需要热管理以保持器件完整性和操作效率的高性能应用中的使用受到限制。
为应对这些挑战,碳化硅(SiC)因其宽带隙和优越的热导率,已成为一种有前景的候选材料【7】。碳化硅已经广泛应用于功率器件中,其中热管理至关重要,同时也应用于紫外(UV)检测【7, 8】。本文提出了一种新型的异质集成工艺和器件架构,利用硅基碳化硅(Si-on-SiC)技术。通过将碳化硅作为热导基板和绝缘层,这种方法有效地缓解了SOI技术中的自加热问题,使其成为高功率射频及其他需要热管理的应用的理想解决方案。仿真结果
图1展示了Si-on-SiC器件和SOI器件架构的示意图。在Si-on-SiC架构中,顶部的硅层用于器件的制造,而SiC基板则可作为绝缘层,因其具有宽带隙,并且由于其优异的热导率,也可用作散热器。: (a)硅绝缘体(SOI)MOSFET的器件架构;(b)硅基碳化硅(Si-on-SiC)MOSFET的器件架构(以n型为例)。
为了便于对SOI和Si-on-SiC器件架构之间的差异进行比较分析,本文进行了这两种MOSFET器件的TCAD仿真。为了实现自加热仿真,MOSFET器件设置了相应的热模型。两种MOSFET的器件参数相同,并且使用相同的物理模型进行仿真,同时基板连接到散热器。TCAD仿真结果如图2和图3所示。图2: (a)SOI和(b)Si-on-SiC MOSFET的输出特性曲线ID-VD,分别包含和不包含自加热效应模型。输出特性曲线ID-VD
两个MOSFET的输出特性曲线如图2(a)和(b)所示。通过比较包含和不包含自加热效应的仿真结果,发现两种器件的输出电流ID均因自加热效应而减少。然而,与SOI相比,Si-on-SiC表现出显著较低的自加热效应影响。在栅电压(VG)和漏电压(VD)均设置为1.8V时,SOI器件的输出电流减少了10.2%,而Si-on-SiC器件仅减少了2.2%,这表明Si-on-SiC的自加热引起的电流退化远低于SOI。两种MOSFET在这种工作电压下的晶格温度如图3(a)和(b)所示。可以观察到,两种器件都表现出了不同程度的自加热效应。SOI器件的最大晶格温度为357.9 K,明显高于Si-on-SiC器件的311.5 K。
从图3(a)和(b)中可以看出,漏极的温度高于源极,MOSFET的峰值温度出现在漏极位置。在n型MOSFET的情况下,由于栅极和漏极的正偏置,在这个位置产生了峰值电场。载流子在较强电场的作用下获得更多能量,导致散射增强,并且更多的能量转移到晶格上,造成显著的自加热效应。
图3: (a)SOI和(b)Si-on-SiC MOSFET的晶格温度,VG和VD均设置为1.8 V。此外,图3(a)中可以明显看到SOI的BOX两侧的温差,表明BOX确实阻碍了从通道向基板散热的过程。相反,SiC基板表现出相对较小的温差,这可归因于SiC材料的高热导率。
上述电气和热仿真结果表明,Si-on-SiC的自加热效应明显低于SOI,这对于需要在高温和高功率环境下运行的应用具有很大的潜力。
本研究中也进行了Si-on-SiC基板和器件的制造实验。高性能的Si-on-SiC基板采用智能切割方法[9]制造,类似于SOI的制造工艺。键合过程从氢气注入到轻度掺杂的p型硅(~10^15 cm^-3)开始,形成微气泡层以便于裂解。随后进行了氧等离子体处理,以去除污染物并增加反应性。为了增强硅和碳化硅之间的键合强度并改善粘附性,采用了15 nm的非晶硅层进行溅射沉积。接着,进行了真空键合和退火处理,以增强键合并减少晶格损伤。最后,采用化学机械抛光(CMP)在500 µm SiC基板上产生了100 nm的硅覆盖层,从而形成了Si-on-SiC基板。基板界面的显微结构如图4(a)所示。图4: (a)Si-on-SiC基板的XTEM图像;(b)Si-on-SiC MOSFET的光学显微镜图像。Si-on-SiC MOSFET工艺与高k/金属栅标准SOI CMOS工艺完全兼容。Si-on-SiC基板的活性区隔离通过光刻和四甲基氨基氟(TMAH)湿法刻蚀制备。然后,通过磷离子注入(剂量为2×10^15 cm^-2,能量为10 keV)对源极和漏极区域进行高度掺杂,n型使用该工艺,p型则使用BF2离子注入(剂量为1×10^15 cm^-2,能量为10 keV)。源极和漏极的金属接触采用20 nm的钛(Ti)/50 nm的金(Au)沉积,然后在350°C下退火5分钟。接着,通过原子层沉积(ALD)沉积了20 nm的氧化铪(HfO2)作为栅介质。随后,溅射沉积了20 nm Ti / 100 nm Au层,形成金属栅,并在350°C下退火5分钟。
Si-on-SiC MOSFET的制造成功完成,并且器件在直流(DC)模式下进行了电气特性测试。图5展示了n型MOSFET的ID-VG曲线,表明器件正常工作,ON/OFF比率达到2.1×10^5。图5: Si-on-SiC MOSFET的ID-VG曲线的直流测量。在本文中,我们使用TCAD仿真了SOI和Si-on-SiC MOSFET的自加热效应。仿真结果表明,Si-on-SiC MOSFET的自加热效应得到了有效缓解,特别是在高功率下,展示了Si-on-SiC优异的热特性。我们还实验了Si-on-SiC CMOS工艺,成功实现了基板键合和CMOS制造,证明其与标准高k/金属栅CMOS工艺完全兼容。这种结合了硅和碳化硅优点的异质集成解决方案,可能为高功率射频和其他高温应用提供一种有趣的解决方案。