专业高效
微纳加工公司

摘要——本文展示了一个基于200 mm基板开发的200 V GaN-on-SOI智能功率集成电路 (ICs) 平台。耗尽模式 (d-mode) MIS-HEMT 和门控边缘终端肖特基势垒二极管 (GET-SBDs) 已成功集成在增强模式 (e-mode) HEMT 技术基线中。多种低电压模拟/逻辑器件和无源组件进一步支持了GaN IC平台。这些成果为功率IC的单片GaN集成做出了重要贡献，并为GaN功率电路和复杂转换器拓扑结构的发展创造了关键机会。

I. 引言
当作为离散组件使用时，GaN 功率器件由外部驱动 IC 驱动，生成开关信号。为了充分利用 GaN 功率器件的高速开关特性，功率器件与驱动功能的单片集成可以提供更低的栅极驱动回路电感和更低的栅电压应力。更好的栅极信号控制和较低的振铃使得功率器件能够在更高的频率下工作。此外，在单个芯片上集成多个 GaN 功率器件，可以通过减少功率回路的尺寸、互连寄生效应以及组装成本，进一步提高效率。然而，在高电压下工作的 GaN 器件容易受到反向门极效应的影响，这会导致电流分布不均并降低效率【1】。
为避免反向门极效应【2】并提供有效的隔离和串扰抑制，GaN 智能功率平台使用 GaN-on-SOI 或 GaN-on-QST 基板技术。这些基板的埋氧化物，以及氧化物填充的深沟槽隔离，有效地将功率器件与彼此及集成电路中的模拟/逻辑区域隔离开来。
由于 GaN 中缺乏性能匹配在可接受范围内的 p 通道器件，因此必须采用电阻-晶体管逻辑（RTL）和直耦合 FET 逻辑（DCFL）来设计 GaN IC。使用 RTL 的单片集成电路已被验证【3】但也展示了开关时间与静态功耗之间的权衡。通过用 d 模式 HEMT 替代 RTL 的电阻负载，预计 DCFL 有助于提高电路的速度并减少功率损耗【4】。
横向 AlGaN/GaN SBD 对于 GaN IC 平台也是理想的，且与 AlGaN/GaN 功率 HEMT 外延生长和制造工艺兼容。事实上，它们提供高速开关速度和低正向电压降，并能提供重要的附加功能和变化，如整流二极管、钳位二极管、自由轮二极管、功率器件等。
在本研究中，我们已成功地在 SOI 上扩展了我们的 e 模式 HEMT 平台，并加入了 d 模式 HEMT 和 SBDs。为了不妥协基线功率器件的性能和可靠性，起始的外延堆栈选择与离散 p-GaN HEMT 的堆栈相同。其次，为了尽量减少复杂性（从而减少成本），考虑了最少的工艺步骤。对于 SBD，我们选择了 Gated-Edge-Termination（GET）架构【5】，因为其低开启电压、低反向泄漏电流，并且与 d 模式 MIS-HEMT 的栅介质兼容。接下来的章节将详细讨论各个组件的工艺流程、电气性能和稳定性。

#用于氮化镓外延功率器件的 111晶向SOI晶圆

#全国产SOI晶圆定制加工   #468寸50nm-15um热氧片

库存片：

220nmSI高阻-3umSIO2-675umSI 6寸8寸 用于薄硅硅光

3000nmSI高阻-3umSIO2-675umSI 6寸8寸 用于厚硅硅光

#尺寸4-8寸 

#最小起订量1片

#热氧层厚度范围50nm-15um

#膜厚精度最高精度+-5nm

#厚膜SOI-减薄抛光工艺600nm到微米级，加离子束精修，超级高精度膜厚均匀性

 #CavitySOI-带空腔SOI晶圆，光刻显影刻蚀键合制作SOI一条龙

 #FDSOI -最薄顶层10nm，特殊工艺精修，粗糙度小，膜厚精度高

普通超薄：SMARTCUT+离子束精修

超级超薄：EPI+SMARTCUT+离子束精修

#超平硅片-TTV500nm

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,6寸DUVKRF电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

Monolithic GaN Power ICs

B. Bakeroot1,3, D. Wellekens1, A. Magnani1, P. Vudumula2, U. Chatterjee1, R. Langer1and S. Decoutere1 1Imec, Kapeldreef 75, 3001 Leuven, Belgium, email: Thibault.Cosnier@imec.be

2Department of Electrical Engineering, KU Leuven, Belgium 3Ghent University, Belgium

II. GaN功率集成技术

A. 外延结构
GaN堆叠结构通过金属有机化学气相沉积（MOCVD）在200 mm SOI基板上生长，顶层为1.5 μm的Si (111)。III-V材料的总厚度约为4 μm，包括AlN成核层、(Al)GaN缓冲层、GaN通道层、AlGaN障碍层和80 nm的Mg掺杂p-GaN层。通道厚度、AlGaN障碍层厚度、组成和Mg掺杂量经过优化，以获得足够高的正阈值电压，用于p-GaN HEMT器件[6]。

B. 器件加工
GaN功率集成电路平台及其器件的示意图如图1所示。器件加工从在p-GaN层上沉积TiN金属层开始，接着对TiN/p-GaN堆叠进行图形化，形成p-GaN HEMT的栅极。晶圆表面通过含有Al2O3和SiO2的堆叠层进行钝化，之后进行氮注入以实现横向器件隔离。然后同时对SBD阳极区域和d模式HEMT栅极区域进行图形化。在这两个区域中，使用原子层刻蚀（ALE）精确地部分凹陷AlGaN障碍层，以获得所需的SBD导通电压和d模式HEMT阈值电压。接着，沉积45 nm厚的含Al2O3和SiO2的堆叠层，作为SBD的栅极边缘终止层，并作为d模式HEMT的栅介质层。沉积100 nm厚的TiN金属层，形成SBD的阳极肖特基接触和d模式HEMT栅金属的底层。进一步的加工包括使用AlGaN层凹槽、基于Ti/Al的金属堆叠和低温退火，形成源极、漏极和阴极欧姆接触，深槽隔离，利用氧化物/(Al)GaN层通过蚀刻形成基板接触，并在Si(111)层停止，使用SiO2互金属介质和基于Al的金属堆叠定义互连，最后使用Si3N4钝化层和厚重分布层模块进行最终钝化。

图1. IMEC 200V GaN-on-SOI功率IC技术及组件的示意横截面图。该工艺特点是将E/D模式HEMT、肖特基二极管、电阻、电容进行单片共同集成，并包括先进的工艺模块（深沟道隔离、衬底接触、重分布层等）。

III. 结果与讨论

A. 高电压e模式HEMT
本研究的一个关键方面是评估基线e模式HEMT的性能是否受到为d模式HEMT和肖特基二极管引入的额外工艺步骤的影响。基于p-GaN栅极架构的200V额定、150 mΩ e模式HEMT的电气特性，如图2(a)所示，已展示在图4至图10中。该器件具有1.9V的均匀阈值电压Vth,e-mode（在1 µA/mm漏电流时），以及8.8 Ω·mm的开启态电阻RON。栅极正向漏电流在VGS为7V时约为20 µA/mm，且在VDS为200V时获得低的关闭态漏电流约为10 nA/mm。测量得到的功率器件的电容特性如图10所示，总栅极电荷QG被评估为2.6 × 10⁻² nC/mm。

图2. 在200毫米GaN-on-SOI衬底上制造的高压组件的工艺横截面图
(a) 电子模式pGaN-HEMT
(b) 离子模式MIS-HEMT
(c) 肖特基势垒二极管。所有器件均包括基于前端和互连金属层的金属场板，并通过介质层进行隔离

图3. GaN-on-SOI工艺流程概述。离子模式HEMT和肖特基势垒二极管的新工艺步骤以粗体显示。

图4. 200V额定p-GaN HEMT的转移特性，在25°C和150°C下，分别以半对数坐标（左）和线性坐标（右）表示。

图5. 200V额定p-GaN HEMT的输出特性，器件尺寸为：LGS = 0.50 µm，LG = 1.30 µm，LGD = 5.50 µm。

图6. 电子模式p-GaN HEMT在25°C和150°C下的栅极漏电流。

图7. 在200毫米GaN-on-SOI衬底上加工的200V-150 mΩ电子模式pGaN HEMT的显微图。SOI衬底与源极电位相连（如图所示）。

图8. 25个器件在晶圆上的p-GaN HEMT阈值电压分布，测量电流为1 µA/mm。

图9. 电子模式HEMT在25°C和150°C下的漏极漏电流。

图10. 200V、150 mΩ电子模式功率HEMT的归一化电容特性。

B. 高电压d模式HEMT
在与e模式HEMT并行加工的200V级d模式MIS-HEMT的亚阈值特性和关闭态击穿如图11和图12所示。该器件的栅极-漏极距离LGD为6 µm，与e模式HEMT相同。阈值电压Vth,d-mode为-7.2V（在1 µA/mm时）。通过MIS栅极，获得低的漏电流约为1 nA/mm，击穿电压远高于200V目标，并且栅极漏电流非常低，仅约0.1 nA/mm。器件显著受益于图2(b)所示的四层场板结构。因此，本研究中集成的d模式HEMT器件适合用于高电压元件的实现，紧邻低电压小信号器件（见图13）。

图11. 200V离子模式MIS-HEMT的漏极漏电流特性，器件尺寸为：LG = 1.30 µm，LGD = 6 µm。

图12. 200V离子模式MIS-HEMT在室温下的转移特性。

图13. 20V小信号输出特性
(a) 离子模式HEMT，器件尺寸为：LG = 1 µm，LGD = 1.5 µm，LSG = 0.5 µm
(b) 电子模式HEMT，器件尺寸为：LG = 1.30 µm，LGD = 1.5 µm，LSG = 0.5 µm

C. 高电压肖特基二极管
通过引入图14所示的GET-SBD架构，获得了高性能的肖特基势垒二极管。实现了0.90V的低导通电压VT和1.45V的正向电压VF。通过有效地将肖特基结从高反向偏置电压下屏蔽，采用MIS栅极下的夹断通道，在室温下获得了2 nA/mm的小反向导电漏电流。
通过使用图2(c)所示的阳极结构，优化了反向阻断和动态RON能力。该结构在阳极上引入了p-GaN HEMT的栅极互连层Metal0，作为额外的场板层。使用该架构获得了高达600V并且漏电流较低的器件（见图16）。在25°C和150°C下，经过脉冲特性测试（SOI基板连接到阳极电势），处理后的GET-SBD器件的动态性能如图17所示。在200V反向应力下，RON的增幅限制为约12%（在室温下）。

图14
(a) 制备的AlGaN/GaN GET-SBD的横截面视图。
(b) 由MIS-HEMT与SBD串联组成的等效电路。

图15. 制造的GET-SBD的正向I-V特性，LAC = 6 µm，LSC = 4 µm，在25°C到150°C之间的温度范围内
(a) 线性尺度
(b) 半对数尺度
理想因子从25°C的1.72变化到150°C的1.42。

图16. 两种不同阳极场板配置的GET-SBD反向漏电流特性。
三电平配置在25°C和150°C下进行了评估。

D. 第三象限优化
在片上共集成的横向GaN HEMT和横向GaN肖特基二极管为调节HEMT反向导电性和减少转换损耗创造了新的可能性。图18展示了参考200V e模式HEMT与集成自由轮二极管的器件输出特性的比较。肖特基二极管的加入有效地降低了反向导电中的导通电压。挑战在于在保持最低的RON x Area [7]的同时进行优化。

图18. 输出特性比较
(a) 参考200V电子模式HEMT
(b) 单片集成电子模式HEMT + SBD

E. RTL与DCFL逻辑
如图20所示，处理并表征了两种类型的反相器，分别为RTL和DCFL。通过变化反相器设计的负载与驱动器比，特别是通过使用e模式HEMT的多指栅极，优化了噪声裕度和逻辑摆幅电压。此优化步骤尤为重要，因为门驱动器和其他电路的开发高度依赖于这些逻辑门。

图20. (a) RTL反相器和(b) DCFL反相器的静态电压传输特性（VTC），它们集成在同一晶圆上，具有不同的负载比。
RTL反相器的变化包括电阻值和电子模式HEMT的栅极宽度。
DCFL反相器的变化包括电子模式HEMT的栅极宽度和离子模式HEMT的栅长。

IV. 结论
高性能的肖特基势垒二极管和d模式HEMT成功地集成到200V GaN-on-SOI e模式HEMT GaN IC平台中，并未影响基线p-GaN HEMT的性能。所有器件均功能正常，表现出低的关闭态/反向漏电流、低的色散，并且在高达200V的电压下具有优异的稳定性。设备和逻辑门的功能扩展已成功实现。下一步是将这些新型器件集成到IMEC现有的GaN IC PDK中，为功率电子设计师提供前所未有的平台。