#用于GaN外延的111SOI晶圆

#全国产SOI晶圆定制加工   #468寸50nm-15um热氧片

库存片：

220nmSI高阻-3umSIO2-675umSI 6寸8寸 用于薄硅硅光

3000nmSI高阻-3umSIO2-675umSI 6寸8寸 用于厚硅硅光

#尺寸4-8寸 

#最小起订量1片

#热氧层厚度范围50nm-15um

#膜厚精度最高精度+-5nm

#厚膜SOI-减薄抛光工艺600nm到微米级，加离子束精修，超级高精度膜厚均匀性

 #CavitySOI-带空腔SOI晶圆，光刻显影刻蚀键合制作SOI一条龙

 #FDSOI -最薄顶层10nm，特殊工艺精修，粗糙度小，膜厚精度高

普通超薄：SMARTCUT+离子束精修

超级超薄：EPI+SMARTCUT+离子束精修

#超平硅片-TTV500nm

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,6寸DUVKRF电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

Here’s the translation of the provided introduction into Chinese:

I. 引言
GaN-on-SOI与深沟槽隔离技术对GaN功率集成电路（IC）具有很大的潜力，突显了消除背门效应、有效隔离、抑制寄生电感和减小面积的优势【1】【2】。全GaN功率集成电路需要多种模块，包括半桥、二极管、电容器、驱动器、死区时间控制、电平转换器、脉宽调制（PWM）、诊断与保护电路、调节器、带隙参考、升压电路等。许多研究工作已经致力于将这些单一或多个模块集成在GaN-on-Si上【3】 -【7】。然而，对于传统硅基底上的全GaN集成电路来说，最具挑战性的问题首先是缺乏有效的隔离，这会在半桥中引发背门效应；其次是缺乏GaN pFET，这成为集成高性能逻辑电路的瓶颈。

   图1. 处理后的GaN集成电路在200毫米GaN-on-SOI衬底上的照片
在这项工作中，基于GaN-on-SOI成功制造了集成驱动器的单片半桥GaN功率集成电路原型。本文全面介绍了从衬底和外延到器件和电路的技术。深沟槽隔离技术证明能够有效抑制背门效应。开发了电阻-晶体管逻辑（RTL）以取代互补逻辑电路。同时，金属-绝缘体-金属（MIM）电容器和肖特基势垒二极管（SBD）的共同集成也得以实现。最后，利用GaN IC平台过程设计工具包（PDK）设计了一个全GaN降压转换器。

III. 结果与讨论

A. 隔离与缓冲
如图4所示，6μm宽的沟槽横向隔离和1.5μm厚的SiO2埋层的硬击穿电压均超过800V，足以满足200V应用的需求。

图4. （a）横向沟槽隔离和（b）SiO2埋层的击穿特性

图5显示了3.25μm (Al)GaN缓冲层的正向和反向垂直漏电特性，且在25°C和150°C下，按1μA/mm和10μA/mm的严格标准，其击穿电压分别超过450V。接下来，通过在Si(111)顶层施加-200V的应力10秒钟，首先生成陷阱，再通过2DEG传输线法（TLM）结构监测瞬态电流（图6(a)）。与未应力的TLM的Rinit相比，缓冲层的分散度在±10%范围内（图6(b)），这是确保器件动态性能的前提。

B. HEMT
图7展示了具有低RON为7.5Ω·mm、均匀高Vth >3V以及低OFF状态漏电小于1µA/mm的40mm p-GaN门功率HEMT的输出、转移、OFF状态漏电和C-V特性。动态性能通过图8(a)所示的即时脉冲I-V测量进行评估，归一化的动态RON偏移在200V时保持在±10%以内，与新鲜的HEMT相比（图8(b)）。

C. MIM电容器
MIM电容器由门金属、欧姆金属、金属I和SiO2作为介质制成，与HEMT一起制造，如图2所示。图9(a)显示电容在从100Hz到1MHz的宽频范围内保持稳定。图9(b)证明该电容器能够承受从-40V到40V的高偏压。

D. 肖特基势垒二极管（SBD）
SBD在功率集成电路中广泛用于整流器、升压二极管、自由轮回二极管、保护二极管等。SBD的阴极是与HEMT源/漏相同的欧姆接触，而阳极是通过去除p-GaN层并打开钝化层后，再进行阳极金属沉积，如图2所示。图10(a)和(c)分别显示了集成二极管的照片和正向特性，其VF为1.24V。本文中的SBD专门设计为半桥中的反并联二极管，如图10(e)所示。在半桥的死区时间，LS必须反向导通，此时VGS = 0V，VDS为负。然而，LS上的电压降非常高，如图10(c)所示，导致一些死区损耗。相比之下，如果在LS旁边连接一个反并联二极管，如图10(b)和(e)所示，电流可以通过二极管流动，其电压降为1.24V，如图10(d)所示，远低于前一种情况的5V。

E. 逻辑电路
反相器、NOR门、NAND门和触发器是大规模逻辑电路的基础。本文采用RTL来构建这些模块，其中pMOS被5μm宽的弯曲2DEG电阻代替，逻辑nFET是p-GaN门HEMT，其窄WG为6μm，LGD为1.5μm，如图11所示。制造的模块被封装并进行了开关测试。图12显示了这些波形完全符合图11中的真值表。

F. 集成驱动器的HEMT
HEMT由集成的二级驱动器驱动，其中第一级是反相器，第二级是推挽驱动器，如图13(a)和(b)所示。为了评估该IC，设计了用于双脉冲测试（DPT）的PCB（图13(c)）。图14(a)显示，该集成驱动器的开关频率达到了20 MHz。图15展示了集成驱动器的HEMT的DPT开关波形和电流处理能力。

G. 集成驱动器的半桥
半桥集成电路如LLC电路和主动钳位反激（ACF）电路在功率转换中广泛应用。GaN IC示范中具有非对称半桥和集成驱动器的示意图和照片分别如图16(a)和(b)所示，测试PCB板和设置如图16(c)和(d)所示。首先，在测试板上执行200V半桥开关测试，通过断开L、CO和Rload的输出端。向两个驱动输入端发送具有40ns死区时间的两个1 MHz非重叠信号HI和LI，并监测VGH、VGL和VSW的波形。图17中的快速而稳定的开关波形证明，限制半桥集成的背门效应已被彻底克服。
通过连接输出阶段，IC被配置为48V至1V的单级降压转换器。如图18(a)所示，在数十微秒的稳定时间后，输出电压VO逐渐稳定在1V。图18(b)所示的单脉冲宽度为46ns，极窄。