作者；Soon-Aik Chew, Serena Iacovo, Ferenc Fordor, Sven Dewilde, Katia Devriendt, Joeri De Vos, Andy Miller, Gerald Beyer,  and Eric Beyne

单位；imec

引言

随着人工智能 (AI) 和大数据机器学习 (ML) 逐渐成为我们日常生活的主导，业界对这些应用提出了更高的速度和更大的内存需求。为了满足 AI 和 ML 的需求，系统级芯片 (SOC) 中加入了更多功能模块，而器件的临界尺寸 (CD) 也正在缩小以容纳更多内存。SOC 功能的增加会导致不同功能模块之间的局部互连更长。因此，速度会降低或功耗会增加。此外，CD 更小的器件数量的增加也对获得良好的电气良率构成了挑战。近年来，3D 封装技术备受关注，填补了这一空白。通过将两片晶圆上的后道工序 (BEOL) 金属层进行 W2W 混合键合，可以实现系统模块之间的短 3D 互连。IMEC 已报告 Cu/SiCN 到 Cu/SiCN W2W 键合可微缩至 1um 间距 (1-7)。

在本研究中，我们报告了Cu PAD间距低至700nm时良好的电学良率，采用不等PAD尺寸设计，顶部和底部晶圆的焊盘尺寸Wtop=200nm，Wbottom=350nm。我们展示了通过精心调整的CMP工艺控制良好Cu PAD形貌和SiCN形貌的重要性。我们还讨论了使用AFM测量Cu PAD高度、SiCN斜率和SiCN粗糙度，以了解Cu CMP工艺的质量。

12寸 PECVD（应用材料机台 Product Gt） 

SICN SIN SIO2

镀膜代工 代工

用于混合集成，超高的生产效率，颗粒度过关，膜厚均匀

实验与集成

a. 工艺流程和测试芯片

键合焊盘 (PAD) 采用非等距设计，考虑到晶圆间的键合公差。顶部晶圆采用较小的焊盘 (Wtop)，底部晶圆采用较大的焊盘 (wbottom)，以确保键合后焊盘连接良好。

图 1. W2W 混合键合工艺流程。

图 1 所示为 300mm W2W 混合键合工艺流程。顶部硅晶圆由硅通孔 (TSV)、金属层和焊盘层组成，而底部晶圆仅采用金属层和焊盘层。焊盘层采用另一种 Cu 单镶嵌工艺。Cu PAD CMP 后，将顶部晶圆翻转键合至底部晶圆。需要对 W2W 键合覆盖层进行良好的控制。晶圆在 250°C 下进行键合后 N2 退火以提高键合强度，并在 350°C 下进行 Cu 凸起 (8) 退火，从而在顶部和底部晶圆之间建立电接触。将顶部晶圆减薄至 5um (10) 以露出 TSV。最后，TSV 上的背面 RDL 定义测量焊盘。Cu PAD 集成和 W2W 键合控制是实现高 W2W 混合键合良率的关键模块。

b. Cu纳米焊盘形貌控制

图 2.Cu 焊盘模块与晶圆对晶圆键合的横截面图。

在Cu大马士革工艺中，CMP包含三个不同的步骤：Cu本体去除以使Cu层平坦化；Cu清洁CMP使其停止在阻挡层上；以及阻挡层CMP去除阻挡层。最后两个步骤在混合键合流程中具有一个非常重要的额外功能，即控制SiCN/Cu层的最终形貌。Cu清洁CMP和阻挡层CMP步骤均经过调整，以控制焊盘高度，从而实现最佳的W2W混合键合电良率性能（图2）。

图 3.(a) 数据转换：将原始图像的每个像素转换为一系列数据。(b) 焊盘检测：定义阈值以过滤 sicn 和焊盘。(c) 焊盘提取：从感兴趣区域提取数据，使用内部焊盘，占检测到的焊盘总面积的 50%（中心区域）。(d) 将扫描的原子力显微镜 (AFM) 图像转换为统计的铜焊盘高度。

原子力显微镜（AFM）用于分析Cu焊盘形貌、SiCN表面粗糙度以及CMP后的SiCN表面轮廓。键合前SiCN表面粗糙度应小于0.15纳米，而SiCN CMP轮廓/斜率则需小于1纳米/微米。 （1-4）为了统计评估Cu台阶高度，PAD数据会自动从原始AFM数据中提取，如图3所示。我们开发了一款Python软件，用于提取原始AFM的高度信息（z轴数据）。通过在z轴上设置阈值来检测PAD，以便（1）过滤SiCN层，（2）将PAD信息提取到数据库中。系统会生成每个PAD的统计摘要，用于SPC分析。对于每个PAD，使用内部PAD高度值（即检测到的PAD区域的50%，距离PAD中心）。使用此方法，可以避开检测到的PAD区域的边缘像素，从而更准确地了解Cu PAD本身。（图3）

结果与讨论

a. 纳米焊盘形貌控制

图 4.焊盘化学机械抛光后使用原子力显微镜 (AFM) 测量 SiCN 电介质粗糙度。良好粗糙度为 <0.15nm。

图 5.使用原子力显微镜 (AFM) 测量焊盘后 CMP 轮廓/斜率。对间距为 700nm 的菊花链结构进行超长线扫描。计算出的斜率远低于 1nm/um 的规格要求。

图 6.用原子力显微镜 (AFM) 测量顶部晶圆和底部晶圆的 Cu 焊盘高度。测量结构的间距分别为 2000nm、1400nm 和 700nm。

我们之前已在凹凸纳米焊盘 (1) 上演示了低至 1 微米间距的电性良率。对于 700 纳米间距的焊盘 (PAD)，其中 Wtop=200 纳米，Wbottom=350 纳米，与较大间距结构相比，套刻公差较小。由于这一限制，我们采用了凹凸 Cu 焊盘键合。这些小焊盘的形貌控制更具挑战性。本研究评估了一种新型阻挡层 CMP 浆料，用于演示凹凸 PAD 晶圆键合。该阻挡层 CMP 浆料对 SiCN (9) 具有更佳的选择性，CMP 后的 SiCN 粗糙度在 0.12 纳米以内（图 4），SiCN 斜率小于 0.05 纳米/微米（图 5）。 PAD 高度径向比较结果显示，所有晶圆的 CMP 控制效果极佳（图 6），平均 PAD 高度在 -5nm 至 -10nm 之间。然而，间距较大（2000nm）的顶层晶圆的 PAD 凹陷比间距较小的晶圆略深。对于底层晶圆，所有 PAD 尺寸的 PAD 高度都相当均匀。我们还观察到间距为 700nm 的顶层晶圆存在更多异常值，尤其是在晶圆中心，Cu PAD 凹陷更深。

图 7.150nm 以下的 W2w 键合覆盖层。

图 8.室温和退火（250℃ + 350℃）后未观察到明显的键合空洞

b. Etest 结果

长菊花链电阻用于评估上下晶圆之间的 Cu-Cu 连接性。菊花链结构的总面积保持不变，因此间距越小，菊花链就越长。

图 9.在 300 毫米晶圆上的 131 个芯片上测量混合键合焊盘菊花链段电阻。在 700 纳米间距下实现了 85% 以上的良率。

图 9 显示了通过对 131 个芯片进行全映射测量，PAD 间距分别为 2000nm、1400nm、1000nm、900nm 和 700nm 的菊花链各段电阻的测量结果。测量结果包括实际接触电阻、Cu PAD 电阻、PAD 到金属的电阻以及与下一段的金属连接线。即使平均 Cu PAD 凹陷为 8nm，所有结构均具有较高的电气良率。

图 10.W2W 混合键合温度场显微镜 (TEM) - 菊花链状 Cu 焊盘间距为 700nm。良好的套刻控制显示出良好的 Cu-Cu 连接性和 W2W 混合键合。

图10为最小间距700nm结构的TEM图像，该结构由顶部晶圆Wtop=200nm和底部晶圆Wbottom=350nm构成，叠层公差仅为75nm。该图像显示，顶部晶圆和底部晶圆之间的键合叠层控制得非常好。键合界面处没有空洞。Cu凸起发生在350℃键合后退火过程中(8)。

结论

Cu/SiCN W2W 混合键合是实现 PAD 间距微缩的理想选择。W2W 键合前，需要良好的计量、原子力显微镜 (AFM) 和严格的 Cu PAD CMP 控制。采用凹进式 Cu PAD CMP，并结合 SiCN 低表面粗糙度和可控的轮廓，可实现良好的 W2W 混合键合。结合良好的 W2W 套刻控制，该技术可实现卓越的电性良率。对于 700nm 间距结构，菊花链良率 >85%；对于更宽的间距，良率更高。