专业高效
微纳加工公司

摘要：体积小、半波电压低的集成电光调制器对于需要高集成密度和低功耗的应用至关重要。

基于薄膜铌酸锂技术的调制器已被证明在低压和高带宽操作方面均表现出色。然而，要实现约 1 V 的半波电压（允许使用 CMOS 电路直接驱动调制器），通常需要较长的结构。折叠器件是一种在紧凑设计中实现与 CMOS 兼容的电压水平的可能方法。然而，这种方法需要精心设计和先进的制造技术。为了实现该技术的大规模部署，必须进一步开发薄膜铌酸锂光子集成电路制造。在这里，我们解决了这些要求，并报告了折叠电光调制器，该调制器在 TE 偏振下以 1550nm 运行，半波电压低至 0.9 V 或带宽高达 40GHz 以上，采用 CSEM 的开放式代工工艺，使用标准化工艺设计套件组件制造的紧凑型 5 mm × 5 mm 芯片。

6寸 Z切薄膜铌酸锂、X切薄膜钽酸锂 

一片6寸=25个20*20小片

一片4寸=9个20*20小片

划重点--销售晶圆和加工

ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺

TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺

SINOI晶圆；--超低损耗氮化硅薄膜晶圆，

SICOI晶圆；新型量子光学平台

6寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶圆

8寸LNOI晶圆;8寸LNOI助力更大规模薄膜铌酸锂产品量产

LN/LT-SOI/Si/SIN  W2W&D2W异质集成

EBL和6寸 150nmDUV加工微纳结构

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜方式（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN镀膜刻蚀,ZnO,HfO2。al2o3。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束直写等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

1. 简介

由于视频流、云服务和对 AI 工具的需求推动互联网流量呈指数级增长，光通信基础设施面临着前所未有的压力，需要处理所需的负载 [1,2]。光子集成电路 (PIC) 已成为一种有前途的技术来管理这些问题，既可用于短途应用，也可用于长途应用。

电光 (EO) 调制器能够精确、快速地调制光信号，是 PIC 的关键元素，在光通信链路中发挥着重要作用 [1–4]。除了电信和数据通信外，集成 EO 调制器还可用于 LiDAR 系统、光学相干断层扫描、传感和量子光子学 [5–9] 等。到目前为止，硅光子学一直是数据通信中集成调制器的首选技术，因为它由互补金属氧化物半导体 (CMOS) 代工厂大规模提供。

然而，硅缺乏普克尔斯效应，而普克尔斯效应对于高质量和高效的电光调制至关重要。已经提出了几种基于等离子体色散的替代调制方案 [10–12]。虽然已经证明了低于 1 V 的半波电压 [13]，但自由载流子色散的非线性、高光损耗和高温下的掺杂剂扩散 [14]，限制了通过掺杂方法可实现的整体性能。热光 [15] 和微机电系统 (MEMS) [16] 调制器也得到了广泛的研究，但大多数材料固有的热响应较慢以及微结构的机械运动严重限制了它们的带宽分别约为 100 kHz 和 10 MHz。此外，热调制器相对较高的功耗（π 相移为几 mW）仍然是基于这些组件的 PIC 扩展的重大瓶颈。热串扰也是量子应用的一个重要限制，尤其是在需要低温的情况下。MEMS 为调制提供了紧凑的解决方案，但容易出现静电吸合等故障，而且尚未在任何标准平台上得到充分开发。在此背景下，最近开发的绝缘体上薄膜铌酸锂 (TFLN) 技术代表了一项突破。TFLN 结合了从 350 到 5550 nm 的宽透明窗口 [17]、传播损耗通常低于 0.3 dB/cm 且低至 0.027 dB/cm [17,18] 和相对较大的 EO 系数 (r33 = 30.8 pm/V) [17]，使其成为创建快速且节能的光调制器的绝佳选择。此外，与 Si 调制器不同，TFLN 中的 EO 调制不会受到杂散幅度变化的影响。带宽超过 100 GHz [19–29] 且半波电压为 1 V 及以下 [28,30,31] 的调制器已在 TFLN 中得到演示。然而，TFLN PIC 的制造技术尚未达到完全满足可靠设备性能和高产量生产需求所需的成熟度。这对希望利用这项技术的光子设计师来说是一个重大挑战。迫切需要开发一个开放的、标准化的 TFLN PIC 平台，为设计师提供制造技术。这样的平台将由工艺设计套件 (PDK) 支持，其中包含严格验证的构建块，这些构建块遵循特定的设计规则，确保可靠且一致的制造工艺 [32,33]。通过开发更高效、更紧凑的 PIC，TFLN 技术有望对电信、数据中心和各种其他应用的未来产生重大影响，在这些应用中，速度、功率效率和紧凑性至关重要。

TFLN 的卓越 EO 特性不仅可实现高速调制，还可实现低压操作。低于 1 伏的工作电压允许使用集成 CMOS 电路直接驱动调制器，从而降低总体功耗、简化系统架构、减少延迟、提高设备可靠性，同时降低单位成本 [21]。与块体调制器相比，TFLN 调制器的另一个显着优势是它们可以显着减小设备尺寸，这对于广泛的应用至关重要，因为有限的空间通常是一个问题。TFLN 调制器的电压长度积的典型值约为 2-3 V.cm，这在最近的研究中得到了证明 [34]。为了在保持设计紧凑的同时达到 1 V 级的半波电压，已经提出了折叠调制器 [30,35–37]。在这里，我们报告了折叠式 TFLN EO Mach-Zehnder 调制器 (MZM)，其性能与文献中展示的相当。调制器的设计完全依赖于我们的 PDK 组件，遵循设计规则，并使用我们的标准代工厂工艺制造。我们的技术堆栈还具有双层金属化结构，可实现复杂的射频布线过程和后端线路集成。我们通过设计方法和广泛的实验结果和讨论详细阐述了我们最近的演示[33]。这些结果凸显了我们的开放式代工厂提供大规模、高性能 TFLN PIC 以满足工业日益增长的需求的能力。

折叠调制器设计
在电光马赫-曾德干涉仪（EO MZM）中，利用波克尔效应通过施加电压V来改变光信号在干涉仪两个臂中传播的相位。假设输入光功率在两个臂中均匀分配，干涉仪输出的强度Io与输入强度Ii之间的关系为：
Io=12Ii+12Iicos⁡ϕ=Ii[cos⁡(ϕ2)]2Io = \frac{1}{2} Ii + \frac{1}{2} Ii \cos \phi = Ii \left[\cos \left(\frac{\phi}{2}\right)\right]^2
其中，φ是两个臂中信号传播的相位差。在推拉配置中，对两个臂施加相反的电压+V和-V，相位差由以下公式给出：
ϕ=ϕ1−ϕ2=πVVπ−π−VVπ=2πVVπ\phi = \phi_1 - \phi_2 = \pi \frac{V}{V_{\pi}} - \pi \frac{-V}{V_{\pi}} = 2\pi \frac{V}{V_{\pi}}
其中，Vπ是实现π相位移所需的电压。因此，器件的透射率T由以下公式给出：
T=IoIi=[cos⁡(πVVπ)]2T = \frac{I_o}{I_i} = \left[ \cos \left( \frac{\pi V}{V_{\pi}} \right) \right]^2
因此，通过控制施加的电压，可以调节传输的光功率。为了减少电光调制器的工作电压，通常采用增加其长度的方式。然而，这一策略有其权衡，包括增大芯片尺寸。为了解决在有限空间内容纳较长电光器件的问题，通常采用折叠技术。然而，对于x/y切割的薄膜铌酸锂（TFLN）材料，如果电极未被精确放置，折叠时电场方向会发生反转，从而抵消马赫-曾德干涉仪（MZI）中相位变化的积累。通过对折叠波导进行极化或采用交替电极T型轨道已被证明是解决这一问题的两种技术。然而，实现整个波导长度上的均匀极化以及精确电极放置可能是一个挑战。另一种方法是交叉干涉仪的两个臂，这可以避免电场反转。在我们的设计中，我们采用了这一方案，巧妙地利用波导交叉并结合两层金属化层，以确保高效操作。此外，对于高速应用，精心设计的方法对于满足行波调制器的标准并实现必要的阻抗匹配至关重要。电光调制器的高速性能确实受到以下因素的限制：(1) 射频损耗，可能显著降低调制信号的强度；(2) 射频信号的相速度与光学群速度之间的差异，可能导致由于电信号未能持续作用于光脉冲，导致调制效率低；(3) 传输线的阻抗与外部电子设备的阻抗不匹配，可能导致不必要的功率反射。

图1.
(a) 芯片的示意图（俯视图）。
(b) MMI的示意图（左框），在1550 nm波长下的TE极化光场仿真（中左框），50 GHz频率下的射频场仿真（中右框，箭头表示电场方向），以及波导交叉的示意图（右框）。
(c) 调制器的特性阻抗仿真图。(d) 光学群折射率和射频有效折射率的仿真图。

图 1(a) 展示了我们的折叠式 MZI 调制器的布局，展示了我们的技术层。该电路采用了 PDK 中的几个优化构建块，包括 MMI（多模干涉）分束器 [29]、波导交叉和边缘耦合器。在这种设计中，光学臂和电极经过多次 180° 旋转，有效地增加了信号路径长度，同时保持了紧凑的形式，但代价是增加了设备宽度。

为了最大限度地降低半波电压，我们采用了推挽电极配置。值得注意的是，试图实现没有两层金属化的片上折叠调制器架构将带来重大挑战，并导致与调制器驱动（更高的驱动电压）和光学损耗相关的效率低下。或者，可以使用单个金属层实现类似的架构，并进行额外的后端处理以建立必要的电气连接。然而，必须强调的是，推挽配置需要在 U 形转弯处进行波导交叉，并且通过通孔连接的两个金属化层的存在对于防止波导被金属化覆盖至关重要，因为金属化覆盖会导致大量的光损耗。在我们的设计中，光在 0.8 µm 宽的波导中传导。图 1(b) 的左中面板显示了 1550 nm 波长和 TE 偏振下的模拟光学模式。信号通过 50/50 2 × 1 MMI 分成 MZM 的两个臂，其尺寸如图 1(b) 的左面板所示。在每个波导转弯处使用波导交叉（图 1(b) 的右面板），模拟串扰 <0.01 dB。选择 13.7 µm 的信号间隙和 4.5 µm 的信号宽度，以确保与标准测量工具实现 50 W 阻抗匹配（10-50 GHz 之间的失配 <1 W，见图 1(c)），从而最大程度地减少 RF 信号反射，并实现 RF 和光场之间的速度匹配，以提供高效的 EO 响应，确保沿整个调制器长度进行高效调制（图 1(d)）。计算出的 RF 场显示在图 1(b) 的右中面板中。信号间隙和信号宽度被有意选择得略大于可实现完美速度匹配的间隙和信号宽度。这样做是为了减少 RF 损耗，如果后者限制为 ng, opt − neff , RF <0.1，则低于 50 GHz 的 RF 损耗是调制器带宽的一个比速度失配更大的限制因素，其中 ng, opt 和 neff , RF 分别是光学组和 RF 有效指数 [17]。

3. 制造

这些器件采用 CSEM 的 150 毫米晶圆级标准代工工艺制造。我们的制造技术基于市售的绝缘体上薄膜铌酸锂晶圆，该晶圆由 600 nm 厚的单晶 x 切割 LiNbO3 层堆叠而成，顶部是 4.7 µm 埋热氧化物 (BOX) 层。波导通过优化的离子铣削技术蚀刻 400 nm 的 LiNbO3 进行图案化。所有层均受氧化硅包层保护。然后，结合称为“包层开放”的专用工艺模块，为设计人员提供选择性去除包层的选项。此功能允许特定应用，例如创建金属焊盘的接入点或直接与波导接口。最终的芯片释放过程会产生光滑的面，这对于在设备的输入和输出接口实现有效的光耦合至关重要。采用标准工艺制造了几种调制器，这里我们展示了制造和表征的信号长度范围从 0.99 厘米到 2.97 厘米的调制器的测量结果。

结果与讨论
4.1. 实验设置

图 2. (a) 芯片照片。(b) 被测器件的光学显微照片。

(c) 直流 (顶部) 和射频电光 (底部) 测量实验装置示意图。

调制器的综合性能评估主要集中在两个领域：
直流（DC）用于评估调制效率VπL，射频（RF）测量用于研究调制器的整体性能。在直流测量中，测量了半波电压、插入损耗和消光比。在射频测量中，考虑了两个关键方面：
电-电（EE）测量，用于评估电气损耗和阻抗匹配、微波相位指数等设计质量；电-光（EO）测量，受EE性能的限制，但也对速度不匹配敏感，用于评估调制器在高频下的性能。图2(c)展示了用于直流和射频测量的表征设置，图2(a)和图2(b)分别展示了芯片的示意图。
来自1550 nm波长的模式跳跃自由激光器（Toptica，CTL 1550）的光通过偏振控制器（选择TE极化）和带透镜的偏振保持光纤引导至芯片。设计用于高效耦合1550 nm光的边缘耦合器和具有六自由度耦合阶段的压电驱动器，由自制软件控制，确保最大耦合功率。为了确定调制器的直流半波电压（Vπ），进行低频表征。一个频率为5 kHz的三角电信号直接施加到电极上，调制后的光学输出由InGaAs光电探测器（Thorlabs，PDA20CS2）记录。光电探测器的响应通过500 MHz带宽示波器（Keysight，MXR054A）获取。
射频电气测量通过接地-信号-接地电气探针（FormFactor，50 GHz Z探针）将由虚拟网络分析仪（Rohde&Schwarz ZNA）生成的频率可变信号（从100 MHz到50 GHz）施加到调制器的一端，并使用同一网络分析仪记录传输和反射信号。系统使用标定基板（Cascade Microtech，CSR-8）进行标定。在射频电光测量中，通过偏压tee（Anritsu，V255）施加直流偏压，驱动调制器工作在正交点。由VNA生成的微波信号施加到电极上，光学输出由高速光电探测器（Thorlabs，DX50AF）记录，并发送到VNA的输出端口。为确保阻抗匹配，在电极的输出端施加50 W终端。系统在电缆级别使用标定套件（Agilent，85056D）进行标定，而探针和光电探测器的射频响应则通过数据分析去嵌入。

4.2. 折叠调制器特性

图 3 显示了调制器的调制光学响应与施加的偏置电压的关系。半波电压范围从较短调制器的 2.5 V 到较长调制器的 0.9 V，对应于 2.5-2.7 V.cm 的效率 Vπ.L（L 为调制器的长度）。正如预期的那样，Vπ 随长度而减小，这凸显了折叠设计在紧凑芯片中实现 1 V 级 Vπ 的重要性。对于较长的调制器，半波电压值落在 CMOS 级电压操作范围内，这为 EO 调制器带来了显着优势，使其能够使用完全集成的 CMOS 电路驱动设备，而无需片外放大。得益于我们的折叠调制器设计，我们在紧凑的 5 mm × 5 mm 芯片中实现了这样的值。总设备插入损耗在 12 到 14 dB 之间，对于较长的调制器，损耗会略有增加，但主要由光纤到芯片和芯片到光纤的耦合损耗（约 4 dB/面）以及 MMI 中的损耗引起。消光比相对较高，所有调制器的消光比均高于 17 dB（见图 3，插图）。

图 3. 长度为 0.99 厘米 (a)、1.65 厘米 (b)、2.31 厘米 (c) 和 2.97 厘米的调制器的测量值 (蓝色) 和拟合值 (红色) 直流电光响应。插图以 dB 为单位显示传输率

图 4. 测量不同长度的调制器的 S11 (a) 和 S21 (b) 电-电响应。

测得的电-电（EE）响应如图4所示，图4(a)和图4(b)分别展示了S11和S21参数。图4(a)中小于20 dB的反射确认了我们设计在阻抗匹配方面的有效性，这一点通过从EE测量中提取的射频特性阻抗得到验证，如图5(b)所示。射频有效折射率与光载波群折射率之间的测量失配在50 GHz时小于0.2（见图5(c)），高于模拟值（图1(d)），这可能归因于制造不准确性。在这种速度失配的情况下，根据公式∆f = 2c/πl∆n [40]，理论上对于长度为0.99 cm的调制器，带宽的极限为95 GHz，其中c为光速，l为调制器长度，∆n为射频有效折射率与光学群折射率之间的差值。这个值显著高于实验观察到的26 GHz EE带宽（见图4(b)中的蓝色曲线）。因此，我们认为射频损耗（2-12 dB/cm，频率范围为0.1-50 GHz，见图5(a)）是带宽限制因素。调制器长度L的电损耗可以通过以下公式建模：

图5. 不同长度调制器的测量衰减(a)、特性阻抗(b)和微波有效折射率(c)。面板(a)中的插图显示了0.99 cm长度下的测量衰减（蓝色曲线）以及拟合到方程 A + (ac√f + adf)L（红色虚线曲线）。

A + (ac√f + adf)L，其中f为频率，A为由于阻抗不匹配导致的直流损耗，ac和ad分别是与导体和介质损耗相关的因子。通过将测得的损耗拟合到此方程（图5(a)插图），我们估计A = 2.63 dB，ac = 0.45 dBcm−1GHz−1/2，ad可忽略不计。这表明主要的损耗机制是导体损耗，这与之前对50 GHz以下频率的观察结果一致[41,42]。导体损耗的来源仍在进一步调查中。

图 6. （a）0.99 厘米、（b）1.65 厘米、（c）2.31 厘米和（d）2.97 厘米长调制器的模拟（虚线）和测量（实线）EO 响应。

图6展示了调制器的射频电光（RF EO）响应。最短和最长调制器分别实现了超过46 GHz和20 GHz的3 dB带宽。带宽是相对于3 GHz的低频参考值进行测量的（见图6(b)）。电光S21的斜率很好地通过模拟得到了再现（图6中的虚线曲线），但模拟未能捕捉到低于3 GHz频率时响应的下降。我们推测这与模拟中的不恰当阻抗捕捉和/或低频时MET2到MET1过渡的非优化有关。更先进的设计，如开槽电极、更好的速度匹配，以及改进的制造工艺以减少射频损耗，都有助于提高操作电压和带宽方面的效率。
表1总结了调制器的性能。尽管设计和射频损耗方面有潜在的改进，但我们的调制器的性能已经与TFLN折叠调制器的最先进技术相当。例如，Nelan等人采用了与本研究相似的波导交叉设计，并报告了4 V的半波电压和37.5 GHz的3 dB带宽，在具有10 mm有效相互作用长度的混合SiN TFLN调制器中[39]。Chen等人利用类似的折叠设计，但对TFLN结构进行了欠刻，并使用了电容加载的行波电极，实现了0.7 V的半波电压和45 GHz的电光带宽，但这也增加了制造的复杂性[30]。Hu等人展示了在基于极化结构的调制器中，具有2.74 V半波电压和55 GHz带宽的性能，该调制器的有效长度为10 mm[38]。然而，由于我们目标是大规模制造，使用极化而非波导交叉在我们的情况下并不理想，因为晶圆级极化尚未完全发展。Liu等人使用T型轨道电极，在有效长度为2.1 mm的调制器中演示了1.08 V半波电压和43 GHz带宽[35]。开槽电极等先进电极设计可以在保持我们平台设计规则的同时进一步提高性能。进一步的优化，如改善射频-光信号速度匹配，也有助于进一步的进展。

4.3. 晶圆级统计分析

图 7. (a) 晶圆上不同芯片的位置，用于对调制器性能进行统计分析。在不同芯片和晶圆中测量的 Vπ.L (b) 和 50 GHz 下的 EO S21 衰减 (c) 的箱线图。

库构建块的可靠性是代工业务的核心。为了确保和保持这种可靠性，每次制造运行都包括监控包含 PDK 组件的标准芯片。这使我们能够评估可靠性水平并不断改进 PDK。这些 PDK 组件的性能和可靠性直接影响遵守设计规则的其他非库组件（如折叠调制器）的性能。为了证明我们的代工工艺的可重复性和我们设备的性能一致性，我们从放置在晶圆上不同位置的 11 个芯片中表征了两个直调制器（在同一芯片上），长度分别为 3.5 和 8.5 毫米（图 7(a)），并比较了三个不同晶圆的统计性能。对于 Vπ.L（图 7(b)）和 EO S21 衰减（图 7(c)），我们观察到晶圆间和晶圆内性能一致。

在所有晶圆中，平均 Vπ.L 约为 2 V.cm，晶圆 1 的最大范围从第一四分位数到第三四分位数为 0.5 V.cm。两种调制器的 RF 性能在不同的芯片和晶圆中也保持一致。晶圆 1 中较长调制器的 EO S21 衰减在 50 GHz 下显示最大四分位数间距约为 1 dB，短调制器和长调制器的平均衰减分别在 2.3 -2.8 dB 和 2.8-3.1 dB 之间。Vπ.L 和 EO S21 衰减均观察到有限数量的异常值。这表明我们的代工工艺是可靠的。

5. 结论

我们介绍了采用 TFLN PIC 铸造工艺制造的折叠式 MZM 的设计、制造和特性。调制器工作在 1550 nm，半波电压低至 1 V 以下，带宽在 20 至 46 GHz 之间，全部采用紧凑设计。

这表明有可能在小芯片面积上集成许多设备。这种低功耗 EO 电路可以无缝地与 CMOS 电路接口，使其适用于需要紧凑、节能设备的应用。使用两个金属层大大简化了 TFLN PIC 平台内复杂 PIC 组件的设计。此外，标准化 PIC 平台中多层金属化技术的可用性有望实现 TFLN PIC 的简便电气接口，以实现标准封装方法。尽管我们的调制器的性能已经与文献中的其他演示相媲美，但我们仍设想通过优化制造工艺以减少射频损耗以及改善电场和光场的速度匹配来进一步改进。这些结果展示了我们的代工厂在提供大规模、高性能 TFLNPIC 以满足市场日益增长的需求方面取得的进展。

文章名：Folded electro-optical modulators operating at CMOS voltage level in a thin-film lithium niobate foundry process

作者：

ALBERTO DELLA TORRE,*FLORIAN DUBOIS,HOMAZAREBIDAKI, ANDREA VOLPINI, JACOPO LEO, ARNO METTRAUX,AYMAN MANZOOR, IVAN PRIETO, DAVIDE GRASSANI,OLIVIER DUBOCHET, MICHEL DESPONT, AND HAMED SATTARI

单位：

Swiss Center for Electronics and Microtechnology (CSEM), Neuchatel, Switzerland