#全国产SOI晶圆定制加工   #468寸50nm-15um热氧片

库存片：

220nmSI高阻-3umSIO2-675umSI 6寸8寸 用于薄硅硅光

3000nmSI高阻-3umSIO2-675umSI 6寸8寸 用于厚硅硅光

#尺寸4-8寸 

#最小起订量1片

#热氧层厚度范围50nm-15um

#膜厚精度最高精度+-5nm

#厚膜SOI-减薄抛光工艺600nm到微米级，加离子束精修，超级高精度膜厚均匀性

 #CavitySOI-带空腔SOI晶圆，光刻显影刻蚀键合制作SOI一条龙

 #FDSOI -最薄顶层10nm，特殊工艺精修，粗糙度小，膜厚精度高

普通超薄：SMARTCUT+离子束精修

超级超薄：EPI+SMARTCUT+离子束精修

#超平硅片-TTV500nm

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,6寸DUVKRF电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

a、International College of Semiconductor Technology, National Yang Ming Chiao Tung University, Hsinchu, Taiwan 

b、Institute of Electronics, National Yang Ming Chiao Tung University, Hsinchu, Taiwan 

c、Taiwan Semiconductor Research Institute, Hsinchu, Taiwan 

d、Corporate Research, Taiwan Semiconductor Manufacturing Company, Hsinchu, Taiwan

1. 引言

随着半导体技术的快速发展，三维集成（3D集成）作为一种革命性的创新，正在重新塑造高性能计算和紧凑型电子设备的设计[1–4]。这一发展的核心是高密度堆叠技术，结合通过硅通孔（TSV）[5–7]和晶圆键合技术[8–10]的成熟，使得层间间距逐步缩小，实现了在更小的占地面积内更高的晶体管密度。

高密度堆叠增强了系统的整体性能，并带来了显著的优势。缩小的层间距离使得更小的层间通孔能够容纳更多的晶体管和电路，从而减少了芯片面积[11,12]。各层之间更短的信号传输路径也减少了传输时间，提高了系统处理速度。较短的互连线还降低了电阻和寄生电容，从而减少了功耗和信号干扰，提高了系统的可靠性[13,14]。此外，背面硅层的薄化使得TSV的直径得以缩小[15–18]。TSV尺寸的缩小节省了芯片面积，并使得在3D集成电路中实现更高的集成度和功能密度。通过减少TSV中的寄生电容和电阻，背面硅薄化提高了电气性能，降低了热阻，改善了散热。然而，要实现均匀的基底薄化而不损坏底层电路仍然是一个挑战[19,20]，因此在精度、成本和可制造性之间找到平衡至关重要。

随着这些技术的进步，背面硅去除成为另一个关键技术。该方法有针对性地去除硅基底，仅保留必要的电路元件，从而实现更优的热管理和光学性能。对于需要优秀散热和光学性能的应用，这种方法也具有很高的效率。例如，背照式（BSI）图像传感器可以通过去除硅基底来减少光吸收和散射，从而提高性能[21,22]。然而，这一技术也需要高精度，以防止电路损坏并管理应力和变形。背面硅去除的主要挑战之一是整体结构的极薄化，这使得硅晶圆在处理过程中即使受到轻微的应力也容易发生开裂。为了防止晶圆断裂，大多数堆叠过程采用两种主要方法：磨削和化学机械抛光（CMP）技术。这些技术用于将背面硅薄化到最小厚度（通常为几微米级），然后形成通过硅通孔（TSVs）以连接上下电路层。此外，随着背面硅的完全去除，电路层之间的垂直距离显著缩短，从而提高了电气连接性和热性能。这一层间距离的减少还使得更多的电路层能够在相同的设备高度内堆叠，从而进一步提高3D集成电路的空间效率。该概念的示意图见图1。

图1 3D集成电路中通过背面硅去除提升堆叠效率的示意图。

为了最终去除背面硅，硅片绝缘体（SOI）晶圆具有关键优势，包括作为自然刻蚀停顿层的埋氧化层（BOX），能够精确控制刻蚀过程并减少热影响。SOI晶圆提供优异的机械稳定性，最大程度减少了在10 μm以下厚度下的损坏风险，并减少了寄生效应，提高了器件性能和工艺可靠性。因此，本研究采用SOI晶圆作为背面硅去除的基底，充分利用其优势。更准确地说，本研究探讨了表面特性优化，以承受SOI晶圆在3D集成中成功的硅薄化和临时键合。

在本研究中，使用具有埋氧化层和薄硅的SOI晶圆进行活性器件的制造，采用1.5 μm的二氧化硅层保护器件并减少磨削过程中的应力。使用胶粘剂将玻璃载体晶圆键合，然后修整晶圆边缘以防止断裂。应用两阶段磨削工艺对硅基底进行薄化，并通过控制进给速率来最小化损伤，随后采用CMP缓解表面应力。氟氮酸处理为刻蚀做准备，而TMAH/稀释氟酸循环则提高了刻蚀效率。该工艺成功去除了背面硅，形成了透明的超薄中间层。此创新且实用的工艺不仅促进了背面硅的完全去除，还简化了工艺，消除了额外薄膜作为刻蚀停顿层的需求，形成了表面粗糙度小于0.3 nm的介电层。这一进展是实现超薄中间层器件堆叠技术的一个重要步骤，对半导体器件的未来发展具有重要意义。

2. 实验方法

本研究探讨了SOI技术中晶圆薄化和临时键合的工艺流程，如图2所示。

图2 背面硅去除技术的工艺流程。

本研究中使用的SOI晶圆具有400 nm的埋氧化层和105 nm的硅层，其中活性器件仅在105 nm硅层上制造。该晶圆还包括一个725 μm厚的背面硅基底。为了减轻磨削过程中产生的应力，通过等离子体增强化学气相沉积（PECVD）沉积了一层额外的1.5 μm二氧化硅层，并选择了热膨胀系数（CTE）与硅兼容的玻璃载体晶圆，以最小化加热和固化过程中的热失配。在临时键合工艺之前，对SOI晶圆进行了800 μm宽、75 μm深的边缘修整，以消除脆弱的边缘并防止磨削过程中发生断裂。

临时键合工艺包括将粘合剂或激光释放层（LRL）涂布在玻璃和SOI晶圆上，然后进行软烘烤以部分固化粘合剂，接着进行后固化步骤。然后，SOI晶圆的硅基底通过两阶段磨削工艺进行薄化。在粗磨阶段（Z1），进给速率保持在1 μm/s以上，以快速减薄基底厚度。在精细磨削阶段（Z2），调整进给速率以达到所需的剩余硅厚度（10–30 μm）。通过采用七阶段逐步减小的进给速率，优化了磨削参数，以平衡次表面损伤（SSD）和工艺稳定性。逃逸角和工作台配置经过调整，确保磨削过程中形成类似半径的锯齿痕迹，表明磨削过程稳定。磨削轮的旋转方向设置为实现从内到外的磨削，减少晶圆边缘开裂的风险。

磨削后，采用CMP对晶圆进行处理，以去除由磨削过程引起的表面应力和次表面损伤，同时控制垂直压力，避免对粘合剂层施加过大的应变。为了为各向异性刻蚀准备硅表面，采用HNA溶液去除非（100）-Si取向和表面氧化物，这些氧化物可能会对TMAH刻蚀过程产生不利影响。为了提高刻蚀效率并限制粘合剂材料的暴露，实施了TMAH/DHF循环。在每次TMAH刻蚀10分钟后，将晶圆浸泡在1% DHF溶液中20秒，以去除本征氧化层并保持最佳刻蚀条件。最后，完全去除背面硅，形成透明的超薄中间层。

3. 结果与讨论

3.1 临时键合性能的表征

边缘修整是SOI晶圆处理中的关键步骤[23,24]。该步骤去除了脆弱的晶圆边缘，这些边缘在后续的磨削和键合过程中容易出现碎裂和开裂。通过实现均匀的晶圆边缘，边缘修整提高了整体键合质量，减少了污染风险，并在热处理过程中最小化了晶圆翘曲。这提高了机械稳定性，确保了更可靠和成功的键合过程。

图3
(a) 横截面SEM成像显示出优异的键合质量。
(b) SAT分析确认了优良的键合质量。
(c) 粘合材料的拉伸测试结果，评估其机械性能。

在边缘修整后，SOI晶圆和玻璃载体晶圆（用于临时键合）分别涂覆了粘合剂层。然后，晶圆在以下参数下进行临时键合：键合力20,000 N，键合时间2分钟，键合温度215°C，后固化温度220°C，固化时间5分钟。为了确认键合质量，采用了横截面扫描电子显微镜（SEM）成像和扫描声学层析（SAT）分析。横截面SEM图像（如图3(a)所示）提供了键合界面结构完整性和均匀性的高分辨率视图。这项技术有效地检测到了微小的缺陷，如空洞、裂缝或厚度不均的层。SAT分析是一种互补的非破坏性方法，用于检测键合层内的空洞、分层和其他潜在缺陷。这些联合检查确保了键合过程符合可靠性和耐用性的标准，确认了最佳的键合质量，如图3(b)所示。

此外，还进行了拉伸测试，以评估键合晶圆间粘合界面的机械强度。图3(c)显示了295.08 N的力和1.06 mm的位移，表明键合质量优异。

3.2 临时键合晶圆的低风险背面硅磨削技术

本研究中的晶圆薄化过程使用了全自动磨削和抛光机（DISCO的DGP8761），有效地将硅基底的厚度从725 μm减少到目标范围10 ~ 30 μm。磨削过程分为Z1和Z2两个阶段进行，晶圆前面朝下放置在工作台上。在磨削过程中，晶圆的背面暴露于磨削轮下，磨削轮从上到下移动。进给速率（即磨削轮向下的速度）在控制次表面损伤（SSD）中起着关键作用。较低的进给速率减少了SSD，在本研究中，采用了七阶段逐步减小的进给速率，以平衡效率和最小化表面损伤。具体的磨削参数详见表1，磨削流程示意图见图4。

                 表1.磨削过程中的七阶段逐步减小进给速率。

图4 硅基底薄化磨削系统的操作流程。

理想的磨削痕迹应表现为从晶圆中心到边缘的螺旋径向图案，限定在晶圆的半径范围内。通过限制磨削轮与晶圆的接触区域在特定的径向范围内，可以实现这一图案，如图5(a)所示。工作台设计为向下弯曲（如图5(b)所示），确保磨削轮仅在特定半径范围内接触晶圆。这个弯曲度量为逃逸角，表示晶圆边缘和中心之间的高度差，有助于稳定磨削并促进磨料颗粒的更新。本研究采用了40 μm的逃逸角工作台，以防止晶圆在薄化过程中断裂，特别是在SOI晶圆中，晶圆的某些部分可能没有支撑。

图5
(a) 磨削轮与晶圆的接触区域被限制在指定的半径范围内。
(b) 晶圆工作台的向下弯曲轮廓确保仅在该半径范围内接触。

如图6(a)所示，磨削轮的旋转方向是一个关键参数[25]。顺时针旋转产生从内到外的磨削，其中磨削方向从晶圆中心到边缘。相反，逆时针旋转则会导致从外到内的磨削，这会在晶圆边缘产生更高的机械应力。考虑到键合强度通常在晶圆中心较强，并且修整过的边缘可能会受到损伤，因此从外到内的磨削增加了边缘开裂的风险。因此，从内到外的磨削更适合临时键合对，因为它减少了晶圆边缘断裂的风险。在进行从内到外的磨削后，测量了剩余的硅厚度，得到超薄背面硅SOI晶圆样品在x轴和y轴上的总厚度变化（TTV）分别为3.9 μm和2.8 μm。这些测量结果如图6(b)所示。

图6
(a) 磨削轮旋转方向对晶圆完整性的影响：与从外到内的磨削相比，从内到外的磨削最小化了边缘开裂的风险；
(b) 超薄背面硅SOI晶圆样品的总厚度变化（TTV）测量。

3.3 磨削后表面应力和背面硅的化学机械抛光

磨削后，硅晶圆表面通常会出现次表面损伤，如位错、空洞、微裂纹和非晶硅区域[19,26,27]。这些损伤形成了5至20 μm的应力层。如果不加以处理，这些缺陷可能会在随后的刻蚀过程中扩展，可能会破坏底层埋氧化层的完整性。为了减轻这些风险，磨削后的CMP步骤是必不可少的。

图7. AFM粗糙度测量，展示CMP后表面平整化效果。

本研究使用统一的垂直压力（275 hPa）进行CMP，以最小化对粘合剂层的过度应变。这一方法有效地缓解了磨削引起的表面应力，微拉曼光谱分析证实了这一点。磨削后的表面最初呈现明显的锯齿痕迹，表面粗糙度高达1 μm。然而，在进行CMP平整化后，如AFM粗糙度测量（图7）所示，RMS粗糙度在1 ~ 2分钟的CMP过程中显著降低至0.4 nm，表面变得更加光滑且均匀。

拉曼光谱是一种有效分析硅表面应力的工具[28,29]。入射激光光束使晶格发生极化，改变其易感性，从而使散射光能够揭示晶格振动能量和模式的信息。应力引起的光学声子模式频率的变化反映在散射光中。在没有应力的情况下，(100)取向的硅在520 cm−1处显示散射光峰值。单轴应力（σ）可以通过以下方程式来确定：

3.3 磨削后表面应力和化学机械抛光的背面硅

如图8所示，拉曼光谱测量结果显示，磨削和CMP过程后的峰值分别为520.8528 cm−1和520.0006 cm−1。通过使用方程（1），计算了磨削后和CMP后的单轴应力。磨削过程在表面引入了高达426.4 MPa的显著单轴应力。然而，经过CMP过程后，这一应力降至约0.3 MPa，表明CMP过程有效缓解了结构中的应力。

图8. 拉曼光谱分析：CMP前后硅表面的半高宽（FWHM）测量及积分时间。

此外，图8显示，未经过CMP处理的表面需要10秒的散射光积分时间才能获得可靠的半峰宽（FWHM）。由于磨削后硅表面的晶体结构较差，导致拉曼光谱峰值较宽且不清晰，因此需要延长积分时间。这一延长的积分时间有助于积累足够的信噪比，通过收集更多的散射光来提高FWHM测量的准确性。这一需求凸显了磨削过程中接触载荷对硅表面晶体结构的破坏及无序性，相比之下，经过CMP后的表面结构更加有序且应力得到了缓解。

图9. 硅晶体结构比较：CMP前后拉曼光谱分析。

如图9所示，尽管CMP过程有效地将表面应力降低到接近可忽略的水平，但（100）硅的晶体质量仍比裸硅晶圆差。即使使用相同的拉曼光谱散射光积分时间，仍能明显看出这一点。CMP后的硅晶格残留缺陷表明，尽管该过程缓解了应力，但表面仍保留结构性缺陷。这些缺陷可能是由初始磨削阶段诱导的相变造成的，而随后的CMP并未完全修复这些缺陷。这一对比突显了CMP在恢复硅晶体质量方面的局限性，无法将其恢复至磨削前的状态。

3.4 HNA各向同性湿法刻蚀和表面应力管理

磨削过程将背面硅的厚度减少至10~30 μm后，表面表现出较高的粗糙度和非晶结构，形成了应力层。这一应力层可能会不利地影响随后的处理步骤。尽管CMP有效缓解了表面应力，但非（100）硅晶体取向使得TMAH刻蚀过程变得复杂，而该过程需要均匀的晶体取向以保证一致的刻蚀速率。此外，表面的本征氧化物会进一步阻碍TMAH刻蚀过程。

为了解决这些挑战，我们采用了氟氮酸（HNA）溶液进行预处理，该溶液由氟酸、硝酸和醋酸按6:4:2体积比混合而成[31]。这些酸的原始浓度分别为：醋酸98%、硝酸70%、氟酸49%。硅的HNA刻蚀过程遵循以下反应：

3.4 HNA各向同性湿法刻蚀和表面应力管理

这种反应促进了非（100）硅层的去除，刻蚀速率大约为每分钟4 ~ 7 μm，具体取决于表面粗糙度和溶液搅拌程度。刻蚀在室温下进行，无需额外加热，持续时间为8秒，旨在去除约500 nm的硅。这种方法确保了有效的表面处理，为随后的加工步骤做好了准备。

图10. HNA处理硅表面的拉曼光谱分析。

与裸硅和CMP后的硅表面相比，经过HNA处理的表面通过拉曼光谱分析显示，谱线几乎与裸硅的谱线相同，表现出相似的峰值和半峰宽（FWHM）。这表明，HNA预处理有效去除了非（100）硅层，并恢复了表面特性，如图10所示。

进一步的拉曼光谱分析和应力映射（100 μm × 100 μm）被用来评估HNA预处理对硅样品单轴应力的影响。拉曼映射集中在520.7 cm−1处的硅特征峰，这对应于晶体硅中的一级光学声子模式。该峰对应力非常敏感，通常向较低波数的偏移表示拉伸应力，向较高波数的偏移表示压缩应力。

结果显示，HNA预处理后，拉曼峰的位置保持在520.7 ± 0.2 cm−1，表明样品中的单轴应力有效降至接近零的水平。相比之下，未经处理的硅，残留非（100）硅层，表现出峰值位移高达519.5 cm−1，反映出残余的拉伸应力。这些观察结果确认，HNA预处理不仅去除了非（100）硅层，还恢复了硅表面的无应力状态。

图11. 拉曼光谱和应力映射结果显示HNA预处理后硅表面应力的降低。

应力映射结果如图11所示，进一步证实了这些发现。表面上观察到应力均匀分布，且应力值与裸硅的应力值非常接近。这种均匀性以及没有明显的峰值位移或峰宽展宽，突出了HNA在保持晶体结构和缓解先前处理步骤中引入的应力方面的有效性。拉曼映射测量的精确性和可靠性验证了HNA处理在优化硅表面特性方面的稳健性。

3.5 TMAH各向异性背面硅湿法刻蚀和表面张力效应

非各向异性湿法刻蚀大块硅通常使用两种碱性刻蚀剂：氢氧化钾（KOH）和TMAH。两者因其根据OH–离子的浓度选择性刻蚀硅而广泛应用，其刻蚀机制已被广泛研究[32-34]。虽然KOH在大块硅刻蚀中历史上较为常用，但由于与KOH相关的碱金属离子污染问题，TMAH近年来变得更受欢迎。

本研究中，选择了TMAH进行剩余硅的刻蚀，主要强调了两个对刻蚀剂的要求：对于Si/SiO2的高刻蚀选择性，因为刻蚀停止层是SOI晶圆中的埋氧化层；以及对粘合材料的刻蚀效应最小，倾向于使用较低浓度的刻蚀剂。

TMAH满足这些要求，表现出高达9000的Si/SiO2刻蚀选择性。此外，随着TMAH浓度的降低，刻蚀速率通常会增加，这种行为归因于OH–和H2O共同作为反应物的反应：

TMAH的刻蚀速率随温度呈指数增长，可以用阿伦尼乌斯方程来描述：

其中，k是反应速率常数，Ea是反应的摩尔活化能，R是普适气体常数，T是绝对温度。较快的刻蚀速率在时间上的成本效益方面是有利的，但过高的刻蚀速率可能导致反应的不均匀性。此外，还需要考虑临时粘合材料的玻璃转变温度（Tg），因为温度显著高于Tg时，材料可能转变为橡胶态，从而降低机械强度。因此，选择的TMAH刻蚀温度约为60°C。

图12. TMAH刻蚀中H2伪遮罩效应的示意图。

在TMAH硅刻蚀过程中，氢气会被生成，从而导致H2伪掩模效应[35–37]。当氢气分子无法从硅表面逸出时，就会形成一种自然屏障，降低刻蚀速率和均匀性。硅表面粗糙度与TMAH温度的反应可以通过这一现象来解释，表面张力对其产生影响。如图12所示，表面张力来源于界面的不对称性，不同的界面具有不同的表面张力值。界面处的热力学特性由表面张力定义并表示。改变表面积的过程中所消耗的能量与表面张力成正比。在硅刻蚀的背景下，表面粗糙度与TMAH温度之间的关系可以通过表面张力和H2伪掩模效应来联系。

例如，当TMAH附着在粗糙的硅表面时，它需要更大的表面积，从而降低固体–液体表面张力（γsl），并随后增加展宽系数（S）。更精确地描述这一现象的方法是使用液体在固体上的展宽系数。展宽系数（S）定义为：

其中，γsv是固体和气体（Si和H2）之间的表面张力，γsl是固体和液体（Si和TMAH）之间的表面张力，γlv是液体和气体（TMAH和H2）之间的表面张力。通过减少γsl和γlv，可以实现更大的展宽系数（S），这表明TMAH更容易润湿硅表面。因此，氢气（H2）更不容易被困在硅表面，减少了H2伪掩模效应。此外，随着温度的升高，γlv减小，进一步促进了展宽系数（S）的增加，并有助于氢气（H2）的脱附。

另外，从接触角θ的角度来分析这一关系，可以通过Young-Dupré方程来得到：

其中，γsv是固体和气体之间的表面张力，γsl是固体和液体之间的表面张力，γlv是液体和气体之间的表面张力。氢气释放所需的能量与1 − cosθ成正比，如方程（7）所示：

通过减少表面粗糙度（γsl）和提高温度（γlv），接触角减小，从而减少了H2伪掩模效应。

TMAH刻蚀中的反应可以解释为H2伪掩模效应的结果，这一效应需要在本研究中使用的TMAH条件（5%，60 ~ 65°C）下仔细考虑。

相反，HNA刻蚀过程中会产生NO气体。然而，表面粗糙度与温度之间没有相关性，表明HNA不会表现出“NO伪掩模效应”。传统上认为，HNO3通过氧化硅形成SiO2，然后HF进行刻蚀。然而，最近的研究表明，HNO3的主要作用不是氧化硅，而是提供易于还原的物质供阴极反应使用，包括水和电子孔。NO气体的生成不一定发生在硅表面，反应过程中还会生成其他气体和离子（例如，N2O(g)，N2O–）。[38]

图13. TMAH/DHF循环在提高硅刻蚀效率中的有效性。

在HNA预处理阶段，非（100）硅和原生氧化物被去除。然而，在TMAH刻蚀过程中，观察到氢气泡生成的减少，表明TMAH的刻蚀速率有所下降。此下降归因于原生氧化物的形成，这对TMAH刻蚀硅起到了屏障作用。尽管原生氧化物的形成速率较低，但它仍然会阻碍TMAH刻蚀过程。为了解决这一问题，实施了TMAH/DHF循环，即在TMAH刻蚀10分钟后，将样品浸泡在1%的DHF溶液中20秒，以去除原生氧化物并恢复高效硅刻蚀。在DHF处理后，氢气泡再次大量出现，并从剩余硅表面脱落，验证了这种方法在维持刻蚀效率方面的有效性，如图13所示。

图14. TMAH和DHF处理循环导致SiO2层逐渐暴露。

通过反复进行5% TMAH刻蚀和60°C下的10分钟周期处理，再加上25°C下1% DHF处理20秒，成功去除了剩余的背面硅。经过60分钟的这一过程后，SiO2区域逐渐暴露，表明硅已大量去除。在75分钟时，背面硅大部分已被刻蚀掉，揭示了底层SiO2层，仅留下少量残余硅。到90分钟时，背面硅完全去除，结果如图14所示。

图15. 完全去除背面硅并临时粘接透明玻璃后的SOI晶圆外观。

背面硅完全去除后，SOI晶圆的厚度约为2μm，并通过临时粘接与透明玻璃晶圆结合，表现出透明外观。然而，由于粘合层的棕色，最终结果呈现透明棕色，如图15所示。

图16. 通过FIB的SOI晶圆横截面分析，显示背面硅完全去除。

为确认背面硅已完全去除，我们采用了聚焦离子束（FIB）铣削和X射线光电子能谱（XPS）进行验证。FIB用于精确切割并检查晶圆的横截面轮廓，提供高分辨率成像，并深入分析层间结构。如图16所示，FIB分析揭示背面硅已完全去除，只剩下埋氧化层、单晶硅器件层和PECVD沉积的SiO2层。对这些层的厚度测量与购买的SOI晶圆的原始规格一致，确保制造过程在整个过程中保持了结构的完整性。

图17. XPS分析确认背面硅的缺失以及埋氧化层的存在。

同时，XPS被用来进一步验证背面硅的去除，通过分析暴露层的表面成分。XPS是一种表面敏感技术，通过检测从样品发射的光电子的结合能来测量材料的元素组成和化学状态。通过深度剖析，XPS精确地确定了背面硅的缺失。谱图显示的峰值仅对应硅氧化物（来自BOX和PECVD层）和单晶硅层，确认了大块硅的去除。结果如图17所示，成功暴露了埋氧化层，表明刻蚀过程达到了预期效果。

4. 结论

本研究成功展示了在SOI晶圆制造中应用先进加工技术的有效性，重点研究了背面硅的去除和表面特性的提升。实施的研磨工艺结合CMP有效地减少了表面粗糙度并最小化了单轴应力水平，确保了在随后的处理阶段中结构的完整性。此外，HNA预处理的结合有效去除了非（100）硅层，从而提高了TMAH刻蚀过程中的刻蚀效率。特别是TMAH/DHF循环的实施有效减少了原生氧化物的形成，显著提高了刻蚀速率和均匀性。通过综合的表征技术，包括FIB铣削和XPS，验证了背面硅的完全去除，并确认了埋氧化层的成功暴露。最终的SOI晶圆呈现出透明棕色外观，展示了临时粘接方法的有效性，同时突出了其在先进半导体制造中的潜在应用。研究结果强调了精确过程优化在调整材料性能、满足SOI器件应用严格要求中的关键作用，为提升半导体材料的结构完整性和性能提供了新的途径。