摘要—在掺镧铝氮化物（AlScN）基压电微机电超声换能器（PMUTs）的晶圆级性能系统研究对于高产率的大规模生产和应用开发至关重要。本文基于8英寸SOI晶圆，制备了直径为600微米和1000微米的固定结构（Pinned 600U和Pinned 1000U）。通过中性轴模型，系统地优化了微机电系统（MEMS）工艺参数，并分析了多个晶圆级器件的共振行为。MEMS工艺参数包括压电薄膜厚度分布、压电薄膜应力、膜片直径和膜片释放后的残留硅氧化物。通过优化上述关键参数，Pinned 600U表现出了更好的晶圆级性能均匀性。器件的晶圆内均匀性和晶圆间均匀性分别在共振频率和机电耦合系数方面达到了1.5%和4.5%以内。激光多普勒振动仪（LDV）测试显示，器件之间的共振频率幅值具有高度一致性（1.56%）。高晶圆级性能均匀性能够实现高产率的大规模生产，从而降低成本。本研究提供了宝贵的晶圆级指导，有助于基于AlScN的PMUTs和其他MEMS器件的高产率大规模生产以及性能提升，特别是在阵列应用方面。

关键词—机电耦合系数、初始弯曲、中性轴模型、压电微机电超声换能器（PMUT）、共振频率、掺镧铝氮化物（AlScN）、晶圆级。

划重点销售下列产品

#20%30%AlScN镀膜代工 #Mo镀膜代工 #SOI晶圆 #CavitySOI晶圆

#深硅刻蚀 #6寸DUV全流程加工

#全国产SOI晶圆定制加工   #468寸50nm-15um热氧片

#尺寸4-8寸 

#最小起订量1片

#热氧层厚度范围50nm-15um

#膜厚精度最高精度+-5nm

#厚膜SOI-减薄抛光工艺600nm到微米级，加离子束精修，超级高精度膜厚均匀性

 #CavitySOI-带空腔SOI晶圆，光刻显影刻蚀键合制作SOI一条龙

 #FDSOI -最薄顶层10nm，特殊工艺精修，粗糙度小，膜厚精度高

普通超薄：SMARTCUT+离子束精修

超级超薄：EPI+SMARTCUT+离子束精修

#超平硅片-TTV500nm

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,6寸DUVKRF电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

School of Microelectronics, Shanghai University, Shanghai 200444, China

I. 引言

压电微机电超声换能器（PMUTs）已经成为一种有前景的技术，广泛应用于超声指纹识别[1][2]、医学成像[3][4][5][6]以及超声测距[7][8][9]等多个领域。基于氮化铝的PMUTs具有小型化和与互补金属氧化物半导体（CMOS）集成兼容等优点。近年来，特别是基于CMOS的PMUTs，已成为广泛研究的重点[1][3][6][7]。然而，关于晶圆级器件性能的高均匀性和系统性的晶圆级性能分析的研究仍然相对较少。在晶圆级PMUT测试中，共振频率和机电耦合系数是基本的评估指标。对于设计的标准驱动电路，过大的共振频率偏差可能会妨碍器件发挥其最佳性能。同样，机电耦合系数的显著变化会导致器件行为不一致。高性能均匀性对于PMUT阵列尤为重要，尤其是对于用于3D超声成像和相控阵等先进应用的需求越来越大。

基于掺镧铝氮化物（AlScN）的PMUT器件性能均匀性受到器件制备过程中技术因素的显著影响。这些因素包括AlScN压电薄膜厚度的均匀性、压电薄膜应力的分布以及膜片直径的晶圆级均匀性。此外，膜片释放后残留的硅氧化物也在性能一致性中发挥了重要作用。

与使用CSOI的高频PMUT器件[5]相比，使用SOI制造的低频PMUT器件具有更大的横向尺寸，更容易受到上述微机电系统（MEMS）制造过程中的因素的影响。这些因素对器件性能的直接影响是共振频率偏离其预设值。已有多项研究集中于此问题。例如，通过在单元之间引入隔离沟槽，发现膜片和基板在制造过程中存在的残余应力对PMUT的位移和共振频率影响较小[10]。器件背腔尺寸的差异直接导致了共振频率的较大差异。通过优化深反应离子刻蚀（DRIE）工艺参数，如腔室压力、平台功率和气体流量，80%的器件在晶圆中表现出2–3微米的尺寸变化[11]。通过基于Parylene-C单次后处理沉积的技术，减少了工艺变化对共振频率的影响[12]。

随着PMUT器件性能的提升，PMUT的结构也从传统的固定结构演变为多种创新结构，如固定结构和支撑结构[12][13][14]，以满足不同场景下的性能需求。使用标准MEMS制造工艺的多项目晶圆（MPW）技术为在同一晶圆上制造各种结构的PMUT提供了可行的方案。

本文中，制备了在8英寸SOI晶圆上的用于空气耦合的PMUTs，分别采用600微米和1000微米直径的固定结构（Pinned 600U和Pinned 1000U）。优化了压电薄膜沉积工艺（包括压电薄膜应力和薄膜厚度的分布）和膜片释放工艺（包括膜片直径的分布和残留硅氧化物）。基于中性轴模型，进行了多个晶圆级器件的共振行为分析。还讨论了不同器件结构在晶圆内和晶圆间的均匀性。

II. 器件的制备与制造
A. 工艺与测量的准备
用于PMUT制备的基底为200毫米SOI晶圆。采用脉冲直流反应磁控溅射法进行Al0.8Sc0.2N薄膜的沉积。在进行高温（450°C）脱气和氩气等离子预处理步骤后，首先沉积了种子层和底部Mo层。接着，对底部Mo表面再次进行高温（450°C）脱气和氩气等离子预处理。随后，沉积了Al0.8Sc0.2N层和顶部Mo层。Al0.8Sc0.2N层是从Sc0.2Al0.8靶材在300°C下沉积的。

1)使用皮秒激光超声检测技术测量Al0.8Sc0.2N层的厚度（tpiezo）。

2)使用FLX-2320测量晶圆级薄膜应力。应力计算的原理基于Stoney方程，如下所示：

其中，E/(1 − υ) 是基板的双向弹性模量（对于⟨100⟩硅为1.80E11 Pa）；h 是基板厚度（单位：米）；t 是薄膜厚度（单位：米）；R1 和 R2 分别是薄膜沉积前后基板的曲率半径（单位：米）；σ 是薄膜的平均应力（单位：Pa）。

3. 膜片的初始弯曲使用3D轮廓仪进行测量。

4. 使用Keysight阻抗分析仪测量器件的共振频率（fr），激励电压为100 mV。

5. 使用激光多普勒振动仪（LDV）测量膜片在共振频率下的位移，激励电压为1 Vpp。

6. 使用扫描电子显微镜（SEM）观察膜片的微观结构及其上的残余氧化物厚度。

7. 使用基于Van Dyke等效电路的下列公式计算机电耦合系数（Keff²）【15】【16】：

   

其中，C0 和 Cm 分别是器件等效电路中的静态电容和动态电容。

8. 本文中，均匀性（uni.）的计算方法如下：

B. 器件的制备
设计了直径分别为600微米和1000微米的固定结构PMUTs（Pinned 600U和Pinned 1000U）。电极半径与膜片半径的比值约为0.78【14】。器件的顶视图和截面图如图1所示。

               图1. (a) 器件的光学顶视图和 (b) 器件的截面图。

PMUTs是在一个MPW（多项目晶圆）上，采用标准的MEMS制造工艺制备的。详细的工艺流程如图2所示，具体步骤如下：

1. 准备一片200毫米的双面抛光SOI晶圆，器件硅层厚度为8微米。

2. 随后沉积压电层（1微米Al0.8Sc0.2N）和电极层（200纳米底Mo和60纳米顶Mo）。为了使Al0.8Sc0.2N层具有更好的晶粒取向，预先沉积了50纳米的种子层。

3. 从顶部到底部，对电极层和压电层进行图案化。

4. 使用等离子体增强化学气相沉积（PECVD）技术沉积500纳米硅氧化物（SiO2）层，作为电气隔离层，然后在对应的顶部和底部Mo位置开孔。

5. 沉积并图案化1微米的铝（Al），以作为电气连接。

6. 为确保与制造过程中其他组件的兼容性（如悬臂梁结构或通孔结构），在器件表面沉积了2-3微米的SiO2层。这一沉积步骤对成功完成后续的背面深硅刻蚀工艺至关重要。

7. 然后，使用博世工艺对基板硅进行刻蚀，刻蚀停止在埋藏的热氧化物层上。

8. 最后，去除埋藏的热氧化物层和器件表面的SiO2层，完成器件的释放。

图2. PMUT器件的工艺流程。
(a) 准备SOI晶圆。
(b) 沉积压电层和电极层。
(c) 对压电层和电极层进行图案化。
(d) 开孔电极层。
(e) 沉积铝（Al）。
(f) 沉积SiO2。
(g) 背面深硅刻蚀。
(h) 释放膜片。

III. 晶圆级工艺优化
压电薄膜沉积和膜片释放是影响器件晶圆级性能均匀性的关键制造过程。压电薄膜沉积工艺的关键性能指标包括压电层厚度的均匀性（tpiezo）和压电层应力的分布（σpiezo）。类似地，评估膜片释放过程的主要指标包括膜片直径的均匀性（d）以及膜片释放后残留的SiO2层。

A. 压电薄膜沉积工艺的优化
tpiezo直接影响器件的电容，从而影响其输出灵敏度。然而，关于晶圆级薄膜厚度均匀性的研究仍然有限。应力对器件性能的影响显著【17】。然而，在晶圆级制造中，薄膜在晶圆上的应力分布通常不均匀，这无疑会导致同一晶圆上器件性能之间的显著差异。对于20% Sc掺杂AlN的PMUTs，当应力从−125 MPa增加到+125 MPa时，观察到共振频率从150 kHz单调增加至242 kHz，相应的机电耦合因子从4.8%单调减少至0.1%【17】。

压电薄膜中的应力主要由内应力、热应力和外部应力组成。认为晶圆上压电薄膜的应力分布主要是由非均匀温度分布引起的热应力驱动的。在压电薄膜沉积之前，晶圆通常呈现向上的弯曲，这会在沉积过程中由于不同晶圆区域与沉积平台的接触状态不同而产生温度梯度。此外，实验结果表明，晶圆上的应力呈环状分布，这与压电薄膜的环形厚度变化密切相关。沉积过程中，薄膜沉积工艺的淬火效应导致薄膜表面局部温度升高。到达基板表面的原子能量较高，导致局部温度升高，同时增强了薄膜原子在表面上的迁移能力。这导致温度较高的区域应力较大，但薄膜厚度较小。因此，实现较小的应力范围与提高薄膜厚度均匀性相关。

在沉积过程中，许多因素会影响压电薄膜厚度和应力范围的均匀性。研究主要探讨了气体流量比、总气体体积、溅射功率和腔室真空压力等参数对薄膜平均应力的影响【18】。此外，靶材中磁场分布的均匀性也被认为是一个关键因素。

在本研究中，探讨了磁转速、Ar/N2气体流量比、总气体体积和多次沉积对薄膜厚度均匀性和应力分布的影响。靶功率设置为10 kW。采用控制变量法实验性地探索这些影响因素。每个条件下使用一个晶圆，实验沉积厚度为0.5微米。实验结果如图3所示。

图3. 压电薄膜的厚度均匀性和应力范围相关性。
(a) 使用Ar:N2 = 15:75的多次沉积，磁转速为300 r/min。
(b) 使用四次沉积的Ar/N2气体比率，Ar:N2 = 15:75，磁转速为300 r/min。
(c) 使用四次沉积的Ar/N2总气体流量，Ar:N2 = 1:5，磁转速为300 r/min。
(d) 使用四次沉积的磁转速，Ar:N2 = 15:75。

如图3(a)所示，采用多次沉积工艺（即每次沉积后晶圆旋转特定角度，直到累计厚度达到预设值）能够改善薄膜的厚度均匀性和应力分布。当仅通过一次沉积达到预设厚度时，由设备引起的误差会导致薄膜厚度的不均匀。在沉积过程中，晶圆的旋转有效地补偿了这些误差。

图3(b)和(c)显示，在Ar:N2 = 1:5的气体比率下，薄膜的应力范围和厚度均匀性达到了最佳水平。在该比率下，随着总气体体积的增加，应力范围逐渐增大，而厚度均匀性则有所下降。对于给定的靶功率，适当的Ar比例和较低的总气体体积有助于维持靶材周围更均匀的等离子体密度。

从图3(d)可以看出，磁转速显著影响薄膜厚度的均匀性。当转速为330 r/min时，均匀性提高至0.63%。观察到，当晶圆的均匀性较差时，晶圆中心的薄膜厚度大于其边缘。适度提高磁转速有助于增强靶材周围等离子体分布的均匀性，从而实现更一致的溅射，改善厚度均匀性。同时，应力范围随着转速的增加呈现优化趋势。最终，根据实验结果，选定了四次沉积、Ar:N2 = 10:50和转速330 r/min的条件用于最终沉积1微米厚的压电薄膜。

优化后的薄膜厚度均匀性小于0.5%。本研究中制备的压电层应力范围小于100 MPa。

B. 膜片释放工艺的优化
膜片直径的均匀性依赖于深硅刻蚀工艺的质量，尤其是当同一晶圆上存在不同尺寸的器件时，较大直径腔体的刻蚀速率快于较小尺寸的腔体。因此，确保不同尺寸的后腔体在刻蚀后的晶圆级均匀性至关重要。

最终的背面腔体尺寸显著受到博世工艺中刻蚀-钝化过程的影响。利用SF6气体协助刻蚀钝化层提高了刻蚀效率。然而，由于SF6的各向同性刻蚀特性，侧壁钝化层也会被消耗，从而在硅刻蚀步骤中削弱其保护作用。结合设备相关的偏差，晶圆上背面腔体尺寸的均匀性变得不可控，如图4所示，尤其当腔体深度达到400微米时。通过调整刻蚀-钝化步骤中使用的气体，并增加功率以增强垂直刻蚀能力，可以有效控制背面腔体尺寸的均匀性。背面腔体刻蚀的优化参数如表I所示。D代表钝化沉积，E1代表钝化刻蚀，E2代表硅刻蚀。

                                                     表 I
                                     背面腔体刻蚀的优化参数

如图4所示，优化后的工艺使得腔体直径偏差小于10微米。此外，在设计直径为1000微米的情况下，晶圆上的均匀性为0.22%。

图4. 在同一晶圆上优化的背面腔体刻蚀，直径为600微米和1000微米。测量点沿直径方向分布。膜片直径使用光学显微镜进行测量。

如图2所示的工艺流程，设计时考虑了与各种压电MEMS器件的兼容性，包括悬臂梁结构。为了在背面深硅刻蚀过程中保护膜片，使用PECVD技术在器件表面沉积了2–3微米的SiO2层。

SiO2可以通过干法刻蚀和湿法刻蚀去除。干法刻蚀采用基于含氟气体的反应离子刻蚀（RIE）技术。氟基气体与铝（Al）和SiO2的刻蚀选择比高，使得SiO2可以在对铝损伤最小的情况下被完全去除。然而，氟基气体会对钼（Mo）造成严重损害。此外，Mo和SiO2的厚度差异较大（SiO2:Mo = 50:1），不可避免的刻蚀非均匀性使得完全去除SiO2而不损害Mo变得具有挑战性，如图5所示。

图5.
(a) 干法刻蚀后晶圆表面残留SiO2的分布。
(b) 和 (c) 干法刻蚀后器件的截面图，①和②为晶圆上的位置。

干法刻蚀后，器件表面残留的SiO2厚度高度不均匀。如图3(a)和(b)所示，晶圆的中左区域残留了300纳米的SiO2，而右边缘的器件则表现出过度刻蚀，导致后续的电气连接失效，如图3(c)所示。

在湿法刻蚀中，常用缓冲氧化物刻蚀（BOE）去除SiO2。虽然BOE对Mo造成的损害较小【19】，但它会显著损伤铝。此外，湿法刻蚀的各向同性特性会导致铝下方的刻蚀不足，若刻蚀时间过长，可能会导致电气故障。在本研究中，使用BOE去除器件表面的SiO2。刻蚀后，器件的初始弯曲在晶圆直径方向上进行了初步测试。

实验结果如图6所示，器件的初始弯曲与残留SiO2的厚度具有良好的相关性。残留SiO2较厚的器件表现出较大的初始弯曲。为了进一步验证残留SiO2厚度对初始弯曲的影响，测试过的器件被浸泡在BOE中，直到SiO2被完全去除（忽略铝的损伤）。如图6所示，完全去除SiO2减少了初始弯曲，且较小的初始弯曲有助于提高个体器件的性能【20】。

图6.残余硅氧化物厚度与器件释放后初始弯曲之间的关系（使用BOE溶液）。

由于VHF（氟化氢气体）对铝的损伤较小，因此在含铝结构中广泛用于SiO2的去除【21】【22】。无水乙醇被用作VHF的载气，以进一步提高铝与SiO2之间的腐蚀选择性比。刻蚀后，晶圆被置于烘箱中，在200°C下加热30分钟，以去除在HF刻蚀过程中表面形成的任何残留物【23】。

IV. 结果与讨论
SiO2已使用VHF完全去除，适用于包含Al和Mo的结构。薄膜厚度、薄膜应力和刻蚀后的背面腔体直径的优化分布图分别如图7(a)–(c)所示。SiO2去除后的晶圆级性能和均匀性数据分别显示在图7和图8中。图7和图8中的数据采样间隔为1 cm，每个晶圆上的数据点数量至少为246个。

图7. Pinned 600U和Pinned 1000U的晶圆级分布图。
(a)–(c) 分别为压电层厚度、压电层应力和膜片直径的分布图。
(d)–(f) 分别为Pinned 600U的初始弯曲分布、共振频率分布和机电耦合系数分布。
(g)–(i) 分别为Pinned 1000U的初始弯曲分布、共振频率分布和机电耦合系数分布。

图8.
(a) 初始弯曲的晶圆级数据统计，
(b) 共振频率的晶圆级数据统计，
(c) 机电耦合系数的晶圆级数据统计。

共振频率值直接从测量数据中提取，机电耦合系数值则通过Van Dyke等效电路在测量后计算得出。对于相同的器件和等效电路模型，按照单次测量进行多次计算得到的一致结果（等效电路拟合度 > 0.999）。因此，共振频率和机电耦合系数的主要误差来源于测量。为了获得测量误差，我们对同一器件进行了十次重复测量。标准偏差（SD）作为器件的测量误差。结果如表II所示：对于600U器件，共振频率和机电耦合系数的SD分别为0.045 kHz和0.008%；对于1000U器件，共振频率和机电耦合系数的SD分别为0.01 kHz和0.005%。

A. 晶圆级初始弯曲分析
图7(d)和(g)显示，两个结构的初始弯曲分布趋势一致，膜片从边缘逐渐向晶圆中心弯曲。在均匀分布负载P0的条件下，固定结构的膜片中心位移（ωmax）可以表示为以下公式【24】：

其中，R是膜片的半径，D是常数弯曲刚度，E是材料的弹性模量，t是膜片的厚度，υ是材料的泊松比。

公式(5)和(6)表明，膜片的初始弯曲随着R的增加而增大，随着t的增加而减小。然而，相同结构在晶圆级上的分布却表现出相反的现象。在晶圆上，膜片弯曲随着应力的减少而增加。这表明，当膜片直径和厚度变化较小时，初始弯曲由薄膜应力决定。通常，拉伸应力（正应力）会导致向下弯曲。然而，由于器件硅层的压缩应力（负应力），两个结构在晶圆中部的初始弯曲均是向上的。

B. 晶圆级共振频率分析
图7(e)和(h)显示，两个结构的共振频率分布趋势一致，共振频率从晶圆中心逐渐增加到晶圆边缘。通过中性轴理论分析了频率分布趋势。膜片的截面视图如图9所示。

                                   图9. 膜片截面图。

计算共振频率和从底层到中性平面的距离（Z P）的公式如下【14】：

其中，c1是常数，c1 = f(a, l, υ, h1, Z4, Zp); fr是共振频率；Y0′′是杨氏模量；ρ是密度；Z4是膜片顶面和底面之间的距离；Zp是从底层到中性平面的距离。Zp的计算公式如下【25】：

其中，i是薄膜层数，Ei是第i层薄膜的杨氏模量，υi是第i层底层的泊松比，hi是第i层的厚度，Zi是第i层薄膜顶部到参考平面的距离，Ri是第i层的半径。

当膜片的中性轴与其中心位置重合时，器件的共振频率达到最小值，如公式(7)所示。根据公式(8)中的计算，膜片中性轴到膜片底面的距离被确定为6.6微米，位于中央平面上方。在晶圆级分布中，随着拉伸应力的减少，膜片的初始向上弯曲增大，导致中性轴向下移动，接近中心位置。此变化导致共振频率下降。

C. 晶圆级机电耦合系数分析
图7(f)和(i)显示，两个器件的Keff²在晶圆级的分布趋势一致，从边缘到中心呈现增加趋势。这也可以通过中性轴理论来解释。将Cm = η² · K⁻¹代入公式(3)，我们可以得到：

系统的转换比（η）和膜片刚度（K）给出的公式为【14】：

其中，hp是压电层中心到中性平面的距离，X = RTM/R，其中RTM是顶层Mo的半径。

其中，c2是常数，c2 = f(C0, e31, f, X, Y, υ, R, hi, Zi)。

公式(14)表明，当中性轴与膜片底面之间的距离为4.6微米时，Keff²达到了最大值。在本研究中，Keff²与初始弯曲有很好的对应关系。一定程度的向上弯曲可以通过使中性轴向下移动，从而提高器件的Keff²。这一现象与[26]和[27]中的研究结果相吻合。

对一个选定晶圆的共振频率和机电耦合系数进行了统计显著性检验。由于600U和1000U之间共振频率的均值差异显著，数据采用以下公式进行处理：

其中，frmean表示平均共振频率。
正态性检验结果显示，α遵循非正态分布，而机电耦合系数则呈正态分布。因此，α使用曼-惠特尼U检验（非参数统计方法）进行分析，而机电耦合系数则使用t检验进行评估。结果如下：
对于α，Z = −3.250，p = 0.001；
对于机电耦合系数，t = 21.565，p = 0.006。

这些结果确认了600U和1000U之间的均匀性差异在统计上具有显著性，且不归因于随机误差。如图8所示，Pinned 600U在共振频率和机电耦合系数方面表现出比Pinned 1000U更好的晶圆级均匀性。

D. 机械振幅测试
使用LDV在1 Vpp下测量了Pinned 600U和Pinned 1000U在共振频率下的机械振幅，以验证器件之间的机械振幅一致性。结果如图10所示。

图10. 机械振幅。
(a) Pinned 600U在共振频率下的机械振幅；
(b) Pinned 1000U在共振频率下的机械振幅。

Pinned 600U的机械振幅一致性显著优于Pinned 1000U。器件之间的机械振幅高度一致性对PMUT阵列的应用至关重要。

高产量的大规模制造不仅要求器件在晶圆内具有高性能均匀性，还要求晶圆间具有良好的均匀性。对四个晶圆中Pinned 600U和Pinned 1000U的共振频率和机电耦合系数进行了测量，结果如表III所示。

                                                表 III
        晶圆内和晶圆间（W-W）共振频率和机电耦合系数数据汇总

结果表明，Pinned 600U展现了高性能和均匀性，具有高产量的大规模制造潜力。其共振频率和机电耦合系数的均匀性在晶圆内和晶圆间分别达到了1.5%和4.5%。

V. 结论
通过工艺优化，实现了8英寸晶圆上PMUT器件的高均匀性。压电薄膜厚度的均匀性保持在0.5%以下，应力范围保持在100 MPa以下，SiO2使用VHF完全去除，膜片直径的均匀性为0.22%。

晶圆级分布和机械振幅测试表明，直径为600微米的器件相较于直径为1000微米的器件表现出更好的晶圆级性能均匀性。器件在晶圆内和晶圆间的共振频率和机电耦合系数的均匀性分别达到了1.5%和4.5%。此外，通过引入中性轴理论分析了器件的晶圆级性能分布。晶圆级的应力变化导致不同晶圆位置的中性轴发生偏移，最终影响器件性能及其分布。这些优化策略不仅适用于PMUT，还适用于压电麦克风、压电扬声器以及其他基于AlScN的MEMS器件，尤其适用于阵列应用和集成多种器件尺寸的MPW工艺。基于中性轴模型的性能分析对使用MPW进行器件设计和制造具有一定的指导意义。