专业高效
微纳加工公司

#光频梳 #氮化硅光波导 #光频梳芯片  

摘要：芯片级频率梳提供了大规模的波长并行化，在光子系统集成方面具有变革性的潜力，可能在未来的导航系统、数据中心互联和测距等领域应用。然而，直到目前为止，高效的频率梳解决方案仅在芯片级上有所报道。在此，我们报告了晶圆级的孤子微梳表征，其平均转换效率超过50%，具有100条线，重复频率为100 GHz，标准偏差为20 MHz。我们进一步阐述了空间多重性，即大规模晶圆级冗余，为建立新的传感应用所提供的可能性，并展示了三梳干涉法用于宽带相位敏感光谱分析。

#0：10mm-10mmsto衬底-bto薄膜（300nm厚度可定制）

#1：sto外延片

2寸 外延 sto 2-20nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#2：a向 bto外延片

2寸 外延 a-向 bto（300nm或者500nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#3:C向 bto外延片

2寸 外延 c-向 bto（150nm或者300nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#离子注入铒代工

#6寸DUV步进式光刻代工，最小线宽180nm，超高性价比，可以只曝光

#快速氮化硅硅光铌酸锂流片 #高性价比 #低成本

#提供8寸 8umSiO2热氧片，6寸15um热氧片 10um热氧片 8寸10um热氧片

室温低损伤@GCIB抛光代工@束斑小（4-5mm）更均匀

#降低硬质材料化合物晶圆等绝大多数材料的表面粗糙度，比如金刚石 ，磷化铟，砷化镓，碳化硅

#提高复合衬底和镀膜膜层的器件层膜厚均匀性，

比如SOI LNOI  LTOI SICOI 等 SMARTCUT得到的薄膜 

或者镀膜所得到的膜层 ，比如镀了一层氮化硅，但是由于是cvd镀膜所得到的，表面的膜厚精度很差，粗糙度很差，可以通过粗糙度初步降低粗糙度，然后通过GCIB团簇离子束抛光来修整整面的膜厚均匀性 到0.5%以下举例：

未经过Trimming 工艺的 6寸LN/LTOI晶圆 数据：

Range:100-200A

经过Trimming 工艺的 6寸LN/LTOI晶圆 数据：

Range:60A以内

ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺

TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺

SINOI晶圆--超低损耗氮化硅薄膜晶圆，210nm-300nm-400nm-800nm

SICOI晶圆；新型量子光学平台500nm-700nm-1um

6寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶300600

8寸LNOI晶圆;8寸LNOI助力更大规模薄膜铌酸锂产品量产

LN/LT-SOI/Si/SIN  W2W&D2W异质集成

流片： 6寸 氮化硅 铌酸锂 硅光 超高性价比流片， 1个BLOCK的价格买一整片晶圆

划重点--全国产-超高性价比-6 寸硅光-氮化硅-铌酸锂流片白皮书

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

1. 引言

光子集成电路（PICs）是通过波导在芯片上处理光的设备[1]。跟随电子工业的脚步，光子研究正在将越来越多的功能转移到集成平台上，目标是实现全光子系统的芯片化[2,3]。这对于光子集成电路在大规模市场的稳步部署是有利的，例如数据中心互联的收发器[4-7]和汽车应用的激光雷达（LiDAR）[8-10]。这些市场需要成熟的集成平台，能够每年提供数百万个设备，并在功耗、波长并行化和光学性能方面提供高效的解决方案[2]。

硅是光子集成最成功的材料平台之一，硅绝缘体（SOI）作为标准晶圆，尺寸可达300 mm。在过去的二十年里，这一平台从研究转向商业化[11]，并自2007年以来广泛应用于通信收发器模块[12]。硅光子学的发展得益于其与标准互补金属氧化物半导体（CMOS）制造的相似性，这使得PIC制造成本低廉，并保证了消费市场所需的规模化生产能力。同时，其他平台如硅氮化物[13,14]、铌酸锂[15,16]和III-V族材料[17]也在开发中，其中一些平台已经在商业层面上涌现，具有原型线[18,19]。这些平台受益于与SOI相同的规模经济，使SOI成为构建下一代PICs的事实标准[20,21]。

光子集成电路的最新里程碑之一是将窄线宽激光器[22]集成在Si3N4平台上，该平台在通信频段内表现出超低损耗。这个成就使得在芯片上开发光子系统成为可能，应用于光谱学[23]或相干光通信[24]等领域。然而，这些应用需要大规模的波长并行化，这意味着需要将数十到数百个激光器集成到芯片上。这种大规模的并行化可以通过集成微谐振腔频率梳（微梳）[25-27]轻松实现。

耗散Kerr孤子（DKS）微梳依赖于通过连续波激光驱动的χ(3)非线性微腔。孤子脉冲以与自由光谱范围相当的速率从腔体中输出。脉冲列的周期性序列在频域中产生一组均匀间隔的窄线，呈现平滑的双曲正割形状。其频谱极为宽广，可生成数百条超高重复频率（>100 GHz）的线条。关键的是，这种频谱比依赖于半导体材料的其他芯片级梳状技术更宽，且重复频率高于当前低噪声射频振荡器（如电光梳发生器所需的）[28]，[29]，[30]。孤子微梳是全光学生成的，控制腔体的直流电流对整体电源效率的影响可以忽略不计。梳状生成过程的效率对于最大化PIC上的光功率至关重要。最近，文献中已有高效解决方案的报道[31-35]，但这些仅在芯片级进行了演示。为了充分利用芯片级梳状生成器在实际大规模应用中的潜力，解决其可扩展性问题至关重要。

硅氮化物（Si3N4）已在晶圆级制造中实现超低损耗[14, 19, 36]，但尚不清楚该工艺是否能够在耦合腔体中实现高性能可重复的微梳。只有能够容忍标准CMOS工艺变异的可重复设计才能满足需要每年生产数百万个设备的市场需求。例如，在波分复用（WDM）通信中，发射器和接收器之间100 MHz的线路间隔差异会导致频率偏移估计中的载波偏移频率的通道偏移差异超出内频带带宽[37]。在双梳光谱学[38]中，控制梳之间重复频率差异的能力对于在电子带宽内映射光频率测量范围至关重要。如果无法在晶圆级精确控制这些特性，将需要测试大量样本，从而抵消集成光学所带来的规模经济。

图1：孤子微梳的晶圆级制造
(a) 在切割过程前的晶圆照片，晶圆边缘图案化了裂纹屏障。本文测量的50个芯片被标记为橙色。晶圆上还有40个不属于本研究的芯片（标记为白色）。
(b) 屏障设计使裂纹（由紫色虚线标出）发生偏转，避免了缺陷在图案化区域内的传播，从而允许在强光学约束波导几何结构中进行超低损耗硅氮化物光子集成电路的晶圆级处理，并具有高良率。图(a)中的虚线矩形突出显示了这些图片中展示的区域。
(c) 孤子梳在主腔体中生成，辅助腔体引入泵浦模式的恒定相位偏移。该偏移使更多的泵浦功率耦合到主腔体中，即更高的功率转换效率。
(d) 由sech²包络拟合生成的一个高功率效率的频率梳。
(e) 显微镜照片，展示了一个设备的主环谐振器和辅助环谐振器，以及用于调谐腔体的金属加热器。

我们的制造工艺依赖于减法制造过程，其中Si3N4沉积在氧化硅晶圆上，氧化层为3 µm的SiO2。得益于位于外围的裂纹屏障（图1（a）和（b）），晶圆上有较大的可用区域，且没有任何预先图案化的结构。这提供了高灵活性，可在芯片尺寸和设备设计方面进行优化，同时确保高制造良率。

在本研究中，我们展示了光子分子超高效微梳[35]可以在晶圆级制造，且制造良率达到98%。所有测试的频率梳都显示出高功率转换效率——第25百分位数和平均值分别为50.3%和50.7%。据我们所知，这是首次对任何类型的芯片级频率梳发生器进行的统计分析。这些结果不仅代表了在大规模市场应用中部署芯片级频率梳的关键一步，还开启了新的科学机会。为了展示高重复性和高良率的潜力，我们实现了三梳光谱学。具体来说，可以使用共用本地振荡器梳，在40 nm带宽范围内以高度并行的方式获得光谱相位敏感信号。总体而言，这些结果代表了将微梳技术应用于大规模应用的关键一步，其中CMOS工艺可以用于制造数百万个设备。

2. 微梳的晶圆级制造

耗散Kerr孤子的生成需要一种在非线性、异常群速度色散（β2）和低光学损耗之间保持平衡的材料[26]。Si3N4是一个出色的平台，已被广泛研究用于在近红外范围内生成频率梳[39]。芯片级频率梳的生成需要对光波导的色散进行精细的工程设计，在本研究中，我们设计了在异常色散区（β2<0）操作的梳状器件。我们制造过程中使用的化学计量Si3N4在电信C波段（1550 nm）表现出异常色散，当波导核心的厚度大于650 nm时。然而，制造大于400 nm的Si3N4薄膜在裂纹管理方面存在挑战，因为在沉积过程中薄膜中会积累较高的应力[2,40,41]。由应力引起的裂纹会妨碍高良率的制造，因此必须使用应力释放图案来阻止裂纹在晶圆感兴趣区域的扩散。这些裂纹屏障包括在底部包层和硅衬底中刻蚀的结构，用于消散裂纹的能量[42]。它们可以像用钻石尖端刻划的简单划痕[40]，也可以是围绕光子器件的复杂图案[43,44]，或是在感兴趣区域的边缘进行切割[41]。在我们的晶圆上，我们在可图案化区域的外围刻蚀了裂纹屏障。这使得我们能够在材料沉积后重新设计光子层。我们的裂纹屏障被刻蚀在底部包层中，为100 mm晶圆提供了56x56 mm²的无裂纹区域（图1（a））。如图1（b）所示，裂纹在裂纹屏障处被有效地阻止。我们可以轻松地在无裂纹区域容纳100个尺寸为5x5 mm²的芯片。

我们在晶圆上制造了九十个芯片，其中五十个芯片用于研究功率高效频率梳的良率。芯片被组织成五列十行，覆盖整个无裂纹区域，如图1（a）中的橙色图案所示。每个芯片包括一个设备，其中两个环谐振器耦合生成功率高效的梳状器件，类似于[35]。图1（e）报告了一个代表性设备的显微镜照片。该设备由一个主腔体（半径227.82 µm）和一个辅助腔体（半径60 µm）组成。波导宽度为1.8 µm，适用于总线耦合器、主腔体和辅助腔体。两个谐振器的设计分别具有接近100 GHz和380 GHz的自由光谱范围。芯片的输入和输出具有设计用于耦合到模式场直径为2.5 µm的透镜光纤的点尺寸转换器。在图1（d）中，我们报告了一个按预期sech²拟合曲线生成的梳状器件。泵浦的强衰减是由于高转换效率，展示了这种类型频率梳的潜力，其中泵浦不需要被滤除。

通过低压化学气相沉积（LPCVD）沉积Si3N4会在晶圆上产生不均匀的厚度[45]。在我们的晶圆上，厚度变化为2.4%，而在裂纹屏障区域内为1.4%。这种变化影响了芯片上不同区域制造的波导核心几何形状，因此会改变色散。这可能对频率梳的性能产生较大影响，正如我们将在频率梳生成部分讨论的那样。在研究环境中，每个芯片的设计可以根据材料的局部厚度进行定制，但在大规模生产中这可能是不可接受的。为了证明功率高效的孤子生成能够容忍制造参数的变化，我们在每个芯片上复制了相同的设计。

3. 线性表征

图2：耦合环谐振器的线性表征
(a) 通过低压化学气相沉积（LPCVD）沉积的Si3N4层的厚度图，晶圆的轮廓（圆形）和用于芯片制造的区域（方形）。
(b) 在100 mm晶圆上的均匀性分析。报告了内在线宽κ₀/2π和测量的群速度色散β2的最可能值，作为两个相邻芯片之间的平均值。红色星号标记了存在故障芯片的单元。
(c) 主腔体的代表性共振及其拟合的共振形状。
(d) 测量设备的一个部分传输光谱，显示了自由光谱范围（FSR）。背景振荡对应于由芯片光面反射形成的法布里-佩罗腔。
(e) 集成色散的典型图，红色突出显示了由于与辅助腔体的相互作用而被排除的点。
(f) 所有在晶圆上测量的共振的内在线宽κ₀/2π的直方图。
(g)、(h) 主腔体的自由光谱范围和群速度色散的直方图。

为了评估制造良率，我们首先进行了设备的线性表征。我们通过扫描波长干涉法评估了光学损耗、自由光谱范围（FSR）和群速度色散（β2）【46】（详细信息见附录1）。在图2(f)中，我们报告了所有被测设备的加工共振的内在线宽（κ₀/2π）的直方图，共对应超过9000个共振。最可能的值为13.5 MHz，这对应于14.2×10⁶的质量因子和2.6 dB/m的等效传播损耗。

制造良率为98%，其中一个芯片由于总线波导上的残留颗粒发生了失效。该芯片位于图案的左下角，如图2(b)中的红色标记（*）所示，我们报告了晶圆上线宽和β2的分布。每个值是同一列上两个相邻芯片的平均值。如预期所示，β2值在晶圆上发生变化，且在中心区域较高，因为该区域的Si3N4厚度较低。附录1的图S1c中也说明了这一点，在那里我们报告了每个设备的β2值。图2(g)和图2(h)中的直方图分别显示了FSR和β2值的分布。通过模式求解仿真，我们计算了该波导几何形状的预期参数，结果得出FSR和β2的最可能值分别为99.7 GHz和−72 ps²/km，这与实验结果一致。该分析展示了我们硅氮化物工艺在超高Q因子谐振器设计中的准确性。

4. 频率梳生成

图3：高良率生成功率高效微梳
(a) 晶圆上每个孤子梳生成的光谱。图中的颜色表示孤子的功率转换效率。
(b)、(c) 功率转换效率和生成孤子梳的重复频率的直方图。
(d) 用于获得每个设备中最高转换效率的算法框图，本文中报告的设备。

在对设备进行线性表征后，我们在每个设备中生成了频率梳。在图3(a)中，我们报告了生成的49个梳状器件，其功率转换效率范围为24%到63%。梳状器的颜色表示转换效率，如图中右侧的颜色条所示。平均功率转换效率为50.7%，第25百分位数为50.3%。事实上，大多数设备的转换效率超过50%，最可能的值为53.7%，如图3(b)所示。据我们所知，这些测量中获得的最大转换效率63%是通过连续波激光驱动的单个DKS（耗散Kerr孤子）中记录的最高转换效率。

我们采用与文献[35]中类似的程序生成频率梳，详细信息见附录1。简而言之，激光频率调谐到由腔体耦合产生的频率双重峰值。配置了比例-积分-微分（PID）闭环控制系统[47]，该系统作用于激光以维持设定的功率值。随后，调整辅助加热器上的设定电压以触发单个孤子的形成。一旦确认孤子形成，便减少泵浦功率，直到保持高转换效率。这个过程（如图3(d)所示）具有很高的可重复性，并且在场可编程门阵列的帮助下，可以潜在地实现自动化，从而支持表征过程的可扩展性。

功率转换效率受到多个因素的影响。图S2a-c中展示了κ₀/2π、β₂和腔体之间的耦合（κ_aux/2π）。我们可以看到群速度色散与功率转换效率之间存在相关性，这一点在图S2d-f中的仿真结果中得到了部分验证。与辅助腔体的耦合与梳状效率之间没有显著的相关性，而内在线宽显示，效率最低的梳状器件也表现出较高的内在损耗。总体而言，仿真分析预测光子分子微梳对本研究中考虑的参数变化具有较强的韧性。然而，需要注意的是，仿真未能捕捉到谐振器的所有物理特性，如波长依赖的线宽，这可能是一些测量到的梳状器件效率低于40%的原因。

重复频率在整个晶圆上变化，标准偏差仅为20 MHz（见图S1b）。将这些结果与厚度图（图2(a)）进行比较，表明通过根据芯片在晶圆上的位置修改环的半径，可以校正重复频率。这可能会导致在单个芯片中有数百个设备，重复频率差异在10 MHz量级，这对于双梳光谱学、梳状同步[48]以及依赖于相位相干发射器和接收器梳状器件的先进相干通信系统[49]至关重要，这些系统的重复频率差异控制在几MHz之内。

5. 相位敏感三梳干涉测量

功率高效孤子的高良率为芯片集成应用（如光谱学[23]和测距[50-52]）提供了独特的机会。此外，通过光子分子配置生成频率梳提供了确定性的生成、稳定的操作[47]，以及相对平坦的光谱分布。作为概念验证，我们展示了如何将这些能力结合使用。

在我们的演示中，我们提出了一种多梳干涉测量方案，使得可以并行采样多个待测设备。基于多重外差检测，我们采用了单一本地振荡器，以顺序方式表征两个样本的幅度和相位。这个演示需要精确控制共振位置和泵浦波长的分裂，并且在不同样本之间具有小的重复频率变化，以将光谱下转换到5 GHz的检测带宽内。

图4：三梳干涉测量
(a) 微梳干涉测量的实验设置示意图。
(b) 梳A与本地振荡器之间拍频的干涉图，使用梳A与两个样本进行采集。
(c) 本地振荡器（蓝色）、梳A（绿色）和梳B（橙色）下转换后的拍频信号。
(d)、(e) 编程相位（实线）和恢复的相位（空心圆点）的图示。

实验设置如图4(a)所示。我们使用了三个功率高效的梳状器件：一个用于实现光学采样（本地振荡器），另外两个（梳A和梳B）用于与样本的连续测量。相干光子分子微梳的生成遵循附录1中描述的相同方法。为了建立相互相干性，我们使用了相同的泵浦激光，波长为1562.3 nm。两个梳状器件与光脉冲整形器[38,53]耦合，通过向传输信号中添加相位轮廓，模拟多个不同的样本。这些梳状器件与本地振荡器结合，以获取图4(b)中报告的干涉图。周期对应于本地振荡器与探测梳之间的重复频率差，梳A和梳B的周期分别为∼15 ns (1/∆frep1) 和∼58 ns (1/∆frep2)。孤子下转换的电光重复频率如图4(c)所示，其中∆frep1为61.35 MHz，∆frep2为17.23 MHz。重要的是，生成梳状器的激光泵浦在检测前不会被滤除。高转换效率有助于显著降低泵浦在传输光谱中的强度，从而简化了检测方案。

时域信号通过傅里叶分析处理，以提取光谱信息，在此过程中获得了间隔为∆frep1,2的射频梳。信号的后处理通过相干平均实现，并监测∆frep1,2的漂移[50]。拍频数目受光脉冲整形器中编程的光学滤波器带宽限制，该滤波器覆盖了45 nm。图4(d)和(e)显示了使用两个孤子在连续测量中检索到的光谱相位信息。这些结果是在光脉冲整形器为二次和三次相位轮廓编程时获得的。第一个相位滤波器对梳A和梳B相同，而每个梳中编码了不同的第二个滤波器。空心圆表示在射频梳的峰值处检索到的光谱相位，线条是编程的函数。

在我们的演示中，光谱分辨率最终受限于单个梳齿的线宽，这与双梳配置相似[54]。在低噪声状态下的微梳模式线宽继承自泵浦激光器的线宽[55]，通常在kHz级别。另一方面，光谱采样受到微梳重复频率的限制，在本例中为99.7 GHz。通过使用光谱交错方法[56]或通过调谐微梳覆盖完整的自由光谱范围（FSR）[55]，光谱采样可以降低到MHz级别，这对于严格的光谱学要求非常有吸引力。检索相位与编码相位之间的残差的标准偏差为0.07 rad（第一个滤波器）和0.25 rad（第二个滤波器），这表明该技术能够以高光谱灵敏度恢复来自单一连续波激光器的多个探测样本。

6. 结论与展望

总之，我们报告了芯片级频率梳发生器的晶圆级制造的首次统计分析。我们展示了具有超过98%的良率的微梳，且其功率转换效率超过50%。这些结果得益于超低损耗硅氮化物加工和光子分子工程的进展。制造过程采用减法方法，且与大规模代工厂兼容[11]。当与泵浦激光模块的异构集成[22]结合时，这些结果为芯片级微梳模块的大规模市场应用铺平了道路，例如在共同封装光学中的数据中心互联或自动驾驶。此外，能够高保真地复制几乎相同的高性能微梳的能力，可能为新型传感和光谱学模式提供可能，这些模式将受益于硅光子学所带来的规模经济。