摘要:混合键合已成为下一代堆叠器件的一种有前景的三维集成技术,具有性能更高、尺寸更小的优势。
然而,对于未来采用细间距(亚微米级)铜 (Cu) 互连的器件,要成功应用混合键合工艺,需要考虑几个关键问题:(1) Cu 与尺寸缩小的 Cu 焊盘的扩散;(2) 等离子表面活化步骤中的 Cu 再溅射和腔体污染,即使少量 Cu 也会导致致命的器件故障(例如电气短路)。本文,我们通过 N2 等离子体开发,证明了 0.4 至 0.7 μm 大小的细间距 Cu 焊盘与晶圆间 (W2W) Cu/SiCN 混合键合方案的稳固连接,并对表面活化过程进行了全面的分析。
采用反应分子动力学 (MD) 模拟方法,提出了一种能够增强 SiCN-SiCN 键合特性的最佳 N2 等离子体条件。
优化的 N2 等离子体条件可再现 2.0 J/m2 以上的 SiCN-SiCN 键合强度,同时抑制 Cu 焊盘在 2 nm 以下的氧化。通过 SAT、TEM/EDS 和 FIB-SEM/EBSD 分析评估,证实了采用 N2 等离子体实现的 Cu/SiCN 混合键合具有无空洞、Cu-Cu 相互扩散良好且机械性能良好等特点。
此外,我们的最佳等离子体条件符合无污染标准,表明无论是否连续操作,它都是一个理想的表面活化方案,且不会污染等离子体腔体。本研究展示的方法表明,混合键合可应用于未来的细间距器件应用,以实现成功的 3D 集成。
关键词:Cu/SiCN混合键合、晶圆间键合、等离子体表面活化、Cu污染控制、分子动力学模拟
12寸 PECVD
SICN SIN SIO2镀膜代工 代工
12寸混合Cu/SICN键合代工,EVG机台
12寸cu/sicn图案片,用于混合键合调试
用于混合集成,超高的生产效率,颗粒度过关,膜厚均匀
一、引言
半导体行业对更高性能的需求推动了互补金属氧化物半导体 (CMOS) 器件的小型化。众所周知的摩尔定律迄今为止一直是晶体管小型化趋势的指导方针,但随着三维 (3D) 集成技术的出现,业界正致力于“超越摩尔定律”。在众多方法中,硅通孔 (TSV) 和铜 (Cu)/电介质混合键合方法的最新进展表明,它们是实现下一代器件稳健集成的两种有希望的方案 [1-7]。尽管 TSV 作为一种成功的 3D 堆叠技术已在市场上大规模生产,例如高带宽存储器 (HBM) 器件,但由于堆叠器件的类型不同,对更细间距互连和低热预算的需求也不同,因此需要一种替代方法来克服这些限制。混合键合因其直接连接Cu金属焊盘而备受关注。这种集成技术通过同质堆叠同类型的器件来提升性能,并通过异质堆叠不同功能的芯片来实现应用的多样化。
图 1. 典型的混合键合工艺示意图,涉及顶部和底部晶圆,用于三维集成器件
如图1所示,典型的混合键合工艺需要通过等离子处理进行表面活化,然后进行水合,以形成易于粘附的键合界面。参与此过程的键合界面是介电层和Cu金属焊盘,从而导致介电层和Cu-Cu连接位于同一界面上。介电层的作用是在相邻的Cu金属焊盘之间提供电隔离,并提供足够的键合强度,以维持Cu焊盘,直到在热退火过程中实现足够的晶粒生长。因此,等离子处理条件及其产生的介电层键合强度是衡量机械接头良好键合特性的主要标准之一。在进行电连接的Cu侧,应仔细监测等离子体条件,以防其导致Cu焊盘表面过度氧化。这是因为Cu上的氧化层会在允许的热预算范围内阻碍Cu-Cu界面的相互扩散,最终降低电气性能。同一表面上存在不同材料结(电介质-电介质结和Cu-Cu结)会使寻找最佳等离子体处理条件变得复杂。例如,一种条件可能满足机械可靠集成所需的电介质键合强度要求,但由于Cu-Cu连接性差,它可能在电气性能方面表现出相互矛盾的特性。为此,有必要了解等离子体如何改性电介质和Cu表面,以及它如何影响通过混合键合实现的器件集成的整体质量。
对于未来采用亚微米间距Cu互连的器件,预计在表面活化步骤中会出现另一个关键问题。
图 2. 等离子体表面活化过程示意图,导致 Cu 焊盘再次溅射(a)具有足够距离;(b)具有细间距互连,由于电介质表面上的电气通路,这些互连可能存在问题
图2描绘了等离子处理过程中的潜在问题,即等离子源离子轰击引起的Cu再溅射。当相邻Cu焊盘之间有足够的间距时,这可能不会造成问题。然而,当间距变得足够小,以至于再溅射的原子能够在介电层上形成电气路径时,可能会因电气短路而导致致命的器件故障。此外,具有高反射能量的再溅射Cu原子可能会粘附在腔体组件上。这种污染不利于连续运行,并且需要投入大量的时间和成本进行预防性维护,因为腔体内残留的Cu原子可能会漂浮并沉积在器件表面的不良位置,而这些位置在键合过程中会被接合。
总而言之,混合键合中,为了获得良好的键合特性,需要考虑多个相互关联的标准,例如介电键合强度、尺度Cu焊盘之间的相互扩散以及Cu污染。所有这些都使得研究等离子体-表面相互作用和优化工艺条件成为必要。在本研究中,我们结合计算和实验方法,展示了一种基于Cu/SiCN混合表面的混合键合工作流程,以解决表面活化过程中的关键问题。我们利用各种表征技术以及分子动力学(MD)模拟进行了全面的分析,提出了能够增强SiCN-SiCN键合特性的N2等离子体。我们证实,通过晶圆对晶圆(W2W)键合方案,在菊花链载体级成功集成了0.4至0.7 μm的Cu焊盘。在确认了良好的键合质量后,对等离子室的污染程度进行了评估,以验证最佳表面处理条件为无Cu污染,且能够承受连续的等离子操作。
二、方法
A. SiCN 的表征及原子尺度建模
本研究中研究的 SiCN 介电层,采用等离子体增强化学气相沉积 (PECVD) 方法,以甲基硅烷基前驱体在 350˚C 的腔室内制备于 p 型 (100) 取向裸硅晶片 (300 mm,SK Siltron) 上。随后,对 SiCN 沉积晶片进行化学机械抛光 (CMP),使其最外层表面平坦化,目标介电膜厚度约为100 nm。
图 3. SiCN 的实验表面表征和具有原生氧化层和等效表面粗糙度的原子尺度表面模型
我们采用了各种表面表征技术来了解我们感兴趣的沉积介电材料,如图 3 所示。首先,采用 X 射线光电子能谱 (XPS;ThermoFisher Scientific,NEXSA) 分析 SiCN 的原子组成,采用表面分析模式,X 射线束斑尺寸为 400 μm。分析结果表明,我们的 SiCN 材料由 Si:C:N:O = 32.52:29.96:22.54:14.98 组成,C/N 比为 1.33。接下来,通过透射电子显微镜 (TEM; JEOL, JEM-2100F) 分析图像,我们发现 SiCN 表面初始形成了厚度约为 2.4 nm 的原生氧化层。最后,使用原子力显微镜 (AFM; Park Systems, NX20, AC150TS 悬臂探针) 在 1 μm x 1 μm 的扫描区域上测量了表面形貌。我们的 SiCN 介电层的平均表面粗糙度 Ra 约为 0.15 nm。
SiCN介电层的表面信息和物理特性至关重要,因为它们决定了等离子体处理工艺以及混合键合整体键合特性对其的影响。由于等离子体与表面相互作用的复杂性和相互依赖性,大多数介电表面活化过程需要对实验参数进行充分研究,最终需要经过多次试验才能做出经验性决策。这类耗时耗力的实验工作可以通过计算来解决。为此,我们基于表征的表面信息建立了原子级SiCN表面模型。该表面模型由13,809个原子组成,在9.6 nm × 9.6 nm × 10 nm xyz周期晶胞内反映了实验原子组成,该晶胞具有原生氧化层和等效表面粗糙度(均方根粗糙度:0.12 nm)。利用该表面模型,我们利用ReaxFF-MD [8]进行了一系列工艺模拟,以确定等离子体条件和易于实现良好键合的活化表面状态。详细的MD模拟程序遵循近期[9,10]的研究,其中讨论了类似的等离子体表面相互作用。
B. 铜的表征和污染评估
铜焊盘表面的铜氧化直接影响热退火步骤中铜-铜相互扩散的程度。铜氧化越厚,铜焊盘越难再结晶,也越难在铜-铜键合界面处诱导晶粒生长。因此,最佳表面活化工艺应为等离子体条件,以最大程度地减少铜氧化物(CuOx)的形成。我们布置了Cu毯状晶圆,以了解等离子体对CuOx形成的影响。将Cu电沉积在裸硅上,然后进行CMP工艺,以确保晶圆内部的表面均匀性。将覆盖Cu晶片切割成测试试样,用于表征。
对这些试样进行各种等离子体处理,以量化CuOx的增量水平。采用透射电子显微镜(JEOL,JEM-2100F)分析CuOx的含量,并在同一试样上进行光谱椭圆偏振仪(SE;J.A. Woollam,RC2-XI,氙气光源,波长范围:210-2500 nm,入射角:45˚)测量。SE曲线拟合基于层信息,以匹配TEM的CuOx值。同时,还结合XPS分析,确定了合适的等离子体条件,以最大限度地减少Cu的氧化。
为了评估最佳表面处理条件是否不含Cu污染,我们在菊花链式载体上进行了连续等离子体操作,该载体的图案密度为13%,Cu焊盘尺寸为0.4 / 0.6 / 0.7 μm。每个晶圆最多进行25次连续等离子体操作,总共进行100次。采用电感耦合等离子体质谱法(ICP-MS)分析等离子室Cu污染程度,并进行评估,以确定最佳等离子体条件是否符合Cu污染低于1010原子/cm2的规范。
C. 键合界面表征
基于介电键合强度,通过晶圆间(W2W)键合实验对MD模拟提出的等离子体条件进行了评估。本工作中所有实验性的W2W键合均在晶圆键合集群内系统地进行,该集群已针对高键合对准精度进行了改进,其工作流程如下。首先,将SiCN空白晶圆在电容耦合等离子体(CCP)反应室内进行表面活化,CCP反应室由13.56 MHz和100 MHz的射频电源组成。然后将经过等离子体处理的晶圆用去离子水冲洗30秒进行水合,并在清洁模块中用氮气吹干。水合步骤之后,将顶部和底部晶圆在室温下机械对准并接触在键合机模块内。将键合后的晶圆放入氮气炉中进行退火,温度为350˚C,持续时间为1小时。采用Maszara等人描述的刀片插入法测量SiCN-SiCN样品的键合强度。 [11] 在成功表征键合界面的介电键合强度后,我们进行了相同的W2W键合实验,但采用的是图案化晶圆(菊花链载体,带有0.4 / 0.6 / 0.7 μm方形Cu焊盘),其表面同时存在Cu焊盘和SiCN。对于这些Cu/SiCN混合键合样品,我们分别采用扫描声学层析成像(SAT;SONIX,Echo VS)、TEM、能量色散X射线谱(EDS)和电子背散射衍射(EBSD)对无孔洞、良好对准和Cu-Cu相互扩散良好的混合键合工艺的键合质量进行了评估。
III.结果与讨论
A. N2等离子体的开发与优化
Cu/电介质混合键合工艺中表面活化的等离子体处理条件通常应提供足够的电介质键合强度,同时抑制Cu表面的过度氧化焊盘。先前的研究[12,13]采用O2等离子体作为典型的气体种类来激活表面,因为电介质-电介质相互作用通常被视为“氧化物-氧化物键合”。然而,O2等离子体处理的主要问题之一是Cu焊盘也与电介质一起暴露,并且Cu易于氧化。为了寻找O2等离子体的替代方案,我们采用MD模拟来找出适合混合键合工艺的表面改性状态。
表 I. 用于进行 MD 模拟的等离子体信息以及相应的实验键合强度每种情况
a 根据 HPEM 等离子室模拟计算得出的特性[9,10]
b 通过刀片插入法测量键合强度[11]
表1总结了我们从MD模拟中研究的两种等离子体条件。基于所标注的等离子体条件,根据等离子体离子种类的离子剂量、离子能量和入射角进行MD模拟,并提取表面信息以分析等离子体效应。从MD模拟中获得的表面键合信息分类如下。
图 4. 利用分子动力学模拟研究等离子体-表面相互作用。(a) O2 等离子体作用于 SiCN;(b) N2 等离子体作用于 SiCN,其中子集中的值表示键数/nm2。(c) 评估表面非活性和活性键种类。
如图4子集所示,≡Si-O-Si≡桥键和-Si3-N桥键被归类为“表面非活性位点”。这些位点被称为“非活性位点”,因为它们在成键过程中不太可能参与表面-表面相互作用。其他类型的键,≡Si-O-悬挂键和≡Si-N2-、≡Si=N-悬挂键,被归类为“表面活性位点”,它们在水合步骤中可以分别羟基化为≡Si-OH、≡Si-NH2和≡Si=NH。这些羟基化位点是表面-表面相互作用发生的场所,具体反应如下式1-5所示。
因此,从这些反应可以得出一个大胆的假设:等离子体活化表面的化学组成应该包含更多悬挂键和更少的桥键位。
图4中的结果表明,O2等离子体处理产生了足够的Si-O-悬挂位,这意味着表面已被改性至有利于键合的状态。然而,在介电层上积累的严重氧化会通过Si-O-Si桥键封闭表面内的反应位点,从而削弱表面间相互作用。也就是说,大量Si-O-Si桥键的存在抵消了这种等离子体条件的有效性。对于N2等离子体处理的情况,观察到桥键的键数与原始情况相比几乎没有偏差,但总体悬挂键的数量有所增加。
我们对这两种条件的初步研究表明,它们具有相似的实验键合强度(表1),这表明,无需进行严重氧化即可达到所需的表面活化水平。相反,N2等离子体可以对电介质表面进行充分改性。需要注意的是,为了尽量减少桥接键位点引起的偏移,也应避免过度的表面氮化。具有较高离子入射剂量和较大离子能量的N2等离子体条件可能存在这样的缺点,因为它会导致表面严重氮化,引入Si3-N桥接键等非活性位点。这导致了一种使用N2等离子体的方案,但其条件比O2等离子体引起的表面改性更温和。
基于从MD模拟中获得的定性理解,通过实验评估了N2等离子体的充分性。通过调节N2等离子体源和偏压功率条件,制备了晶圆间(W2W)键合样品。SiCN-SiCN键合特性通过介电键合强度测量进行评估,如第二部分B所述。
图5展示了SiCN-SiCN键合强度的实验图,其中的点进行了插值,以提供整个功率条件参数空间的指导。源功率和偏压功率以0到1之间的标准化值绘制。实验结果表明,使用N2等离子体可获得2.0 J/m²以上的介电键合强度,最佳范围位于左下角区域。使用O2参考等离子体进行的单独实验显示键合强度为1.65 J/m²,这进一步表明N2等离子体可以作为SiCN表面活化的合适替代方案。 N2等离子体的等离子体压强约为O2参考等离子体的1.87倍,这表明我们采用了模拟结果所建议的温和处理条件。
对于Cu侧,为了确定N2等离子体是否是合适的加工条件,我们利用电沉积Cu覆盖层试样单独测试了Cu的氧化程度。

图 6. (a) TEM 和椭圆偏振仪分析的 Cu 氧化 (CuOx) 厚度和 (b) XPS 分析表明 N2 等离子体引入了 Cu4N 钝化而不是 Cu 氧化
如图6a所示,TEM分析图像显示,沉积态Cu试样的原生氧化层厚度为2.3nm。在另一块试样上测试了O2参考等离子体,TEM分析证实该等离子体条件诱导的CuOx厚度约为5nm。我们还进行了光谱椭圆偏振测量,以基于考虑了Cu覆盖层试样所有层信息的曲线拟合来复现TEM结果。对于N2等离子体,我们发现该等离子体条件几乎不会引起氧化增量,与沉积态Cu上的原生氧化层厚度相比没有明显变化。这是由于表面氮化作用,Cu4N层在最表面暴露于等离子体产生的氮化物中而形成。 XPS分析中Cu2p峰的偏移进一步证实了该钝化层的存在,表明Cu2O峰强度已被Cu4N峰取代。
B. 采用N2等离子体的Cu/SiCN混合键合特性
上一节讨论的结果表明,N2等离子体是活化SiCN电介质表面的有效方法,同时成功抑制了Cu焊盘上的氧化增量。基于这些证据表明N2等离子体条件是一种优选的表面活化方案,我们利用菊花链载体样品进一步确认了Cu/SiCN混合键合工艺的整体质量。该样品的Cu焊盘暴露在表面,密度为13%。
图 7. Cu/SiCN 混合键合与 N2 等离子体的 SAT 图像(a)退火前和(b)在 350˚C 下退火 1 小时后
首先通过SAT分析评估了Cu/SiCN键合界面的特性。图7显示,N2等离子体在每个接触区域均呈现出无空洞、良好的键合特性,除了边缘附近有细微的例外,这在W2W键合材料后处理过程中进行修整时通常会被忽略。SAT图像表明,尽管由于Cu焊盘的存在导致表面积减小,SiCN介电层上的N2等离子体仍能很好地保持键合界面。此外,退火步骤后的无空洞状态确保了我们在本研究中采用的SiCN介电材料没有发生逸气。
图 8. SiCN-SiCN 键合界面的 TEM 图像,其中 (a) O2 参考等离子体和 (b) N2 等离子体
图 8 展示了 SiCN-SiCN 键合界面的图像,这些界面分别由两种不同的等离子体条件(O2 参考等离子体和 N2 等离子体)整合而成。键合界面处的氧化厚度表明,电介质表面氧化与键合强度并不一定相关。与 N2 等离子体相比,O2 参考等离子体处理引入了更多的氧化,但考虑到电介质键合强度,表面改性的效果似乎较差。
本文进一步讨论了两种采用 O2 参考等离子体和 N2 等离子体的混合键合情况,并探讨了 Cu-Cu 键合界面的情况。
图 9. Cu-Cu 键合界面的 TEM 图像(a)O2 参比等离子体和(b)N2 等离子体。EDS 分析表明,O2 等离子体在 Cu-Cu 界面处诱导了一层氧化层
图 9a、b 中的 Cu-Cu 键合界面 TEM 图像显示,在这两种情况下,顶部和底部的 Cu 焊盘都实现了良好的对准和机械接触。然而,对采用 O2 参考等离子体的 Cu-Cu 连接点进行的 EDS 线轮廓分析(图 9c)表明,热退火不足以完全分离界面上的 Cu 氧化物。在界面处观察到的氧化物含量证明存在会降低电连接的残留层。另一方面,N2 等离子体情况的 EDS 分析显示,界面处 Cu 相互扩散良好,且没有任何可区分的 O 原子含量,如图 9d 所示。
图 10. (a)Cu/SiCN 混合键合工艺后 Cu 焊盘的 FIB-SEM 图像(采用 N2 等离子体);(b)Cu 焊盘在法向(ND)和轧制方向(RD)的 EBSD 取向图;(c)ODF 的恒定 φ2=45˚ 截面(RD 方向对应)
利用EBSD进行了另一组分析,以研究Cu-Cu键合界面处再结晶织构的发展。图10a显示了采用N2等离子体混合键合工艺集成的Cu焊盘的聚焦离子束(FIB)-扫描电子显微镜(SEM)图像。Cu焊盘1和Cu焊盘2中再结晶晶粒织构的相似性(图10b)表明,存在基于轧制方向(RD)的(112)晶粒择优生长。RD表示Cu接触面的方向性。根据图10c所示的取向分布函数(ODF),观察到强烈的γ纤维{111}//ND再结晶,主要为{111}<112>晶粒。尽管在界面处有一些区域的晶粒取向似乎模糊,并被绘制成黑色,但顶部和底部焊盘中晶粒分布的相似性表明,我们采用氮气等离子体的混合键合工艺肯定能够提供良好的Cu-Cu键合特性。
未来的工作可以集中在改善Cu焊盘(如图10b中的焊盘3)的晶粒生长,通过微结构工程,从而获得整个Cu焊盘的一致晶粒取向。C. 氮气等离子体条件的无污染评估
图 11. N2 等离子体连续运行过程中等离子体腔体的 Cu 污染水平
图11显示在Cu污染水平评估期间用电感耦合等离子体质谱(ICP-MS)测量的Cu浓度。这是为了调查我们在本研究中引入的氮气等离子体条件是否会在表面活化过程中触发Cu的再溅射,并污染等离子体腔体。在多次操作后,再溅射的Cu原子将成为等离子体腔体污染的原因。在评估过程中,每个菊花链载体(Cu/SiCN混合表面)的氮气等离子体操作次数最多为25次。使用菊花链式载体运行后,插入虚拟裸硅晶片,并用相同的等离子体条件处理,以收集ICP-MS测量的腔体污染水平。整个污染运行共进行了100次,我们发现N2等离子体足以满足Cu原子浓度低于1010原子/cm2的要求。总而言之,这总结了我们的发现:N2等离子体可以显著抑制焊盘表面Cu原子的再溅射,同时增强键合特性。
四、结论
混合键合已成为下一代堆叠器件的一种有前景的三维集成封装技术,具有性能更高、尺寸更小的优势。
然而,对于未来采用亚微米间距铜 (Cu) 互连的三维堆叠器件,要成功应用混合键合工艺,需要考虑以下关键问题:(1) Cu 与尺度化 Cu 焊盘的扩散;(2) 等离子体表面活化过程中的 Cu 污染,即使少量也会导致致命故障(例如电气短路)。本研究结合计算和实验研究,优化了表面活化等离子体条件,以实现无污染的混合键合工艺。首先进行分子动力学模拟,通过比较 O2 和 N2 等离子体处理情况,提出了一种易于键合的表面状态。我们发现 N2 等离子体可以作为一种替代方法,对表面进行适当的改性。
基于模拟结果,我们通过实验验证了SiCN-SiCN键合的可行性,并优化了N2等离子体条件。键合强度测量结果表明,该等离子体条件能够有效提升键合特性。我们在Cu覆盖层试样上测试了优化后的等离子体条件,以确认其在等离子体暴露过程中具有抑制氧化物积聚的额外优势。基于这些证据表明N2等离子体条件是理想的表面活化方案,我们利用N2等离子体Cu/SiCN混合键合工艺,在0.4至0.7 μm的Cu焊盘上建立了稳固的连接,并确认其无孔洞、对准良好且Cu-Cu相互扩散良好。在连续N2等离子体运行100次后,对等离子体腔体的Cu污染水平进行了评估,以确保我们的最佳等离子体处理条件符合无污染标准。本研究展示的方法和增强的键合特性表明,混合键合可应用于未来亚微米级细间距互连器件,从而实现成功的三维集成。除了开发和优化工艺条件外,未来的工作还可以侧重于改进晶圆键合集群的硬件组件。混合键合工艺对于下一代器件的潜在问题,硬件改进可以提供帮助,包括但不限于:等离子体均匀性、对准和翘曲控制。