这种设计可以与 LN 板加载介电材料以形成肋状波导 [15–17] 的设计形成对比。在本文讨论的混合模式设备中，波导芯材料由薄包层（例如二氧化硅）隔开，介电材料中的条形波导用于不含 LN 的无源光子元件。

薄 LN 层通过键合转移到包含条形波导的平面化晶片上 [18, 19]。键合后，LN 板可以保持未蚀刻状态，因为只需改变条形波导的宽度，就可以在很宽的范围内控制 EO 区域中的模式限制 [13]。宽波导将大部分光限制在无源材料中，用于馈线部分以及波导弯头、分路器和组合器。窄波导主要将光推入 LN 区域，用于 EOM 器件的相移部分 [9, 13]。随着设计和制造技术的改进，混合 LN EOM 器件调制部分 LN 中的模式限制因子已从 11% [12] 增加到 80% 以上 [9]。与微转印 [20, 21] 相比，混合模式设计不需要在薄膜转移过程中进行精确对准，也不需要平滑无损的 LN 波导蚀刻或铣削工艺，与在 LNOI 平台上开发的 EOM 器件 [8, 11, 22–24] 相比。此外，薄膜 EO 晶体的异质集成是一种强大的工具，它可在现有 Si 和 SiN 光子技术的基础上构建高性能 EO 微系统，而无需从头开始，因为成熟工艺设计套件 (PDK) 的许多组件可以在大规模 PIC 的设计中重复使用 [25]。由于这些吸引人的特性，我们在这里使用混合模式概念将高性能 EOM 设备与低损耗 SiN 光子平台集成在一起。

划重点：异质集成LNOI+SIN

#6寸DUVKRF流片--SIN晶圆级流片

#6寸DUVKRF流片--铌酸锂晶圆级流片

#利用现有掩膜版提供流片好的SIN晶圆做键合工艺调试

#4寸 6寸 8寸薄膜LNOI晶圆

#晶圆对晶圆 芯片对晶圆 芯片对芯片 亲水直接键合

*薄膜厚膜LNOI(8寸)/LTOI(6寸)/SLNOI (6寸)/SLTOI(6寸)X切Z切

SLT和SLN与其对应的同成分相比电光系数和非线性系数都有比较大的提高，有利于电光器件的制作。对于制作周期极化结构，其畴结构的变化和矫顽场的降低，制作的周期结构更加容易和质量更好。由于SLT折射率差值变得更小，Ppslt更容易在量子光学上得到应用。

*PPSLN/PPSLT

ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺

TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺

SINOI晶圆；--超低损耗氮化硅薄膜晶圆，

SICOI晶圆；新型量子光学平台

6寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶圆

8寸LNOI晶圆;8寸LNOI助力更大规模薄膜铌酸锂产品量产

LN/LT-SOI/Si/SIN  W2W&D2W异质集成

流片： 6寸 氮化硅 铌酸锂 硅光 超高性价比流片， 1个BLOCK的价格买一整片晶圆

划重点--全国产-超高性价比-6 寸硅光-氮化硅-铌酸锂流片白皮书

II. 描述

图 1. (a) 制成的晶片的照片（直径 100 毫米）。(b) 本报告中讨论的电光调制器 (EOM) 设备的放大照片。(c) 晶片横截面示意图。缩写：S 和 G：分别为信号和接地电极；TFLN：薄膜铌酸锂；SiN：氮化硅；Si：硅；Al：铝。(d)-(f) 馈线、过渡和混合部分中的光学模式模拟，如图 (b) 所示。光学有效指数 (neff)、有效面积 (Aeff) 和 LN 中的模式限制分数 (ΓLN) 已制成表格。

图 1(a) 显示了完成的晶圆的照片，图 1(b) 显示了本报告中讨论的三个 EOM 设备。该图像还显示了一些用于测量校准的无源结构（无电极）。这些 EOM 设备是推挽式马赫-曾德尔干涉仪 (MZI)，其中光场和微波场从左到右共同传播。图中可以看到覆盖 SiN 波导的粘合 LN 膜（xcut 方向，厚度 300 nm）的一部分，颜色略有不同。图 1(c) 显示了带有两个氮化硅层（SiN1 和 SiN2）和条形波导的晶圆横截面示意图。 SiN1 层包含馈线波导和 2 × 2 多模干涉 (MMI) 耦合器（长度约为 100 µm）以及 LN 外部无源区域中的光程长度差段（从而创建不对称 MZI 结构）。馈线波导继续延伸一小段距离至 LN 覆盖区域。通过减小下层 SiN1 波导的宽度，同时增加上层 SiN2 波导的宽度，在 SiN1-SiN2 层之间形成了绝热锥形。SiN2 波导从过渡模式逐渐变细到 SiN2 条形波导和 LN 板之间形成的混合模式，该混合模式用于 EO 相移段。本文报道的光学和微波结构是使用软件（Ansys Lumerical；和 PathWave EM Design，Keysight Technologies）设计的，并借鉴了早期研究 [26–29] 的见解。如图 1(d)-

(f) 所示，SiN1 波导具有最小的光学有效面积 (Aeff = 0.92 µm2 )，而过渡段中的代表性模式和混合模式具有较大的有效面积，分别为 1.78 µm2 和 1.43 µm2 。

图 1(d)-(f) 中所述的限制因子 Γ 由坡印廷矢量幅度的空间分布定义，S = E × H∗，其中 E 和 H 是模式的矢量电场和磁场分布。混合模式的 ΓLN ≈ LN 中光功率的 53%。

图 1(b) 中从上到下显示的三个 EOM 设计分别标记为设计 1、2 和 3。

设计 1 使用共面波导 (CPW) 电极，信号接地间隙距离为 G = 6 µm。根据我们的模拟，设计 1 可以在高 RF 调制带宽下实现 RF 相位和光学群折射率之间的良好匹配。然而，SiN 波导是在低电阻率 Si 基板上制造的，其高频 RF 传播损耗太大，无法支持高调制带宽（如本报告中提供的数据所示）。因此，在设计 2 和 3 中，通过蚀刻空气沟槽去除部分基板，如下所述（另请参阅补充信息，第 S1 节），而设计 1 中没有包括任何沟槽，以便进行比较。去除低电阻率 Si 基板可降低 RF 共面波导模式的传播损耗并增加调制带宽 [23, 30–32]。这些沟槽也有降低 RF 指数的作用。为了在设计 2 和 3 中重新建立折射率匹配，我们使用了周期性图案化的慢波电极 (SWE) [33]。具体而言，设计 2 和 3 分别使用 G = 4 µm 和 5 µm，采用电容加载的 T 轨电极设计 [28, 34]。随着内电极边缘和内 T 轨边缘之间的距离增加，RF 波变得更慢，从而导致更大的 RF 有效折射率。此外，T 轨杆宽度也会影响 RF 波速，宽度越窄，RF 场越慢。下面报告的测量结果表明，设计 2 和 3 都可以支持超过 100 GHz 的高调制带宽

III. 制造工艺

图 2 描述了制造工艺，

图 2. 工艺流程图显示了混合 TFLN-SiN 调制器制造的主要步骤 (a) - (f)。

（示意图，不按比例绘制。）

首先从直径 200 毫米的硅 (Si) 处理晶片开始，厚度约为 700 µm，电阻率约为 10 Ω.cm。两个 SiN 层采用 LIGENTEC 的专有技术制造，

使用低压化学气相沉积 (LPCVD) 工艺沉积高质量氮化硅。SiN1 层中的条形波导尺寸为 1 µm×0.8 µm（宽度×厚度），SiN2 层中的条形波导尺寸为 1.4 µm×0.35 µm。SiN1 下方的缓冲氧化物的标称厚度为 4 µm，SiN2 上方的顶部氧化物层的标称厚度为 0.1 µm。

使用化学机械抛光 (CMP) 实现了平面可键合表面。加工后，将晶片芯化至直径 100 毫米，以匹配此处使用的绝缘体上铌酸锂 (LNOI) 晶片。

绝缘体上铌酸锂 (LNOI) 晶片（直径 100 毫米），厚度为 300 纳米 x 切割LN，厚度为 2 微米的埋层氧化物，以及约500 微米厚的 Si 手柄，均由商业采购（NanoLN，济南精正电子有限公司）。

清洁和表面活化后 [图 2(b)]，使用亲水工艺将 Si 和LNOI 晶片粘合[图 2(c)]。初始接触粘合由暴露表面之间的弱范德华力介导。

室温粘合后，在施加压力下使用高达 300 ◦C 的温度循环对粘合样品进行退火。退火工艺将界面处的氢键转化为共价键，从而提高了键合强度 [35]。未使用粘合剂或聚合物作为键合层。使用干湿蚀刻步骤的组合去除 LNOI 晶圆的手柄和氧化物层 [图 2(d)]。使用沉积、光刻和干蚀刻工艺在 LN 层顶部形成铝 (Al) 电极 [图 2(e)]。

键合后，在晶圆上进行 LN 蚀刻，以去除不需要的无源部分上的 LN，例如 SiN1 组件上的 LN。SiN1 波导继续延伸到键合区域之外，如图 1(b) 所示，可用于无缝连接到同一芯片上的其他组件。从 LN 表面穿过氧化物进入 Si 基板形成垂直沟槽，作为干蚀刻工艺的进入孔，形成底切。图 2(f) 以示意图形式显示了这一点，补充信息 S1 部分显示了横截面的扫描电子显微镜 (SEM) 图像。沟槽的横向尺寸约为 30 µm ×8 µm（长度 × 宽度），高度约为 5 µm。它们位于距 SiN2 波导边缘约 8 µm 的位置，不会影响光学模式。这些沟槽用于访问 Si 基板以进行各向同性干蚀刻工艺，该工艺削弱了设计 2 和 3 EOM 设备中的相移段。目视检查显示横向底切宽度约为 80 µm。

IV. 结果

从晶圆上切下单个芯片，并在室温下使用光电探针台进行测试。使用可调半导体激光源 (81640B; Keysight Technologies) 和光斑尺寸约为 3.5 µm (Oz Optics) 的透镜锥形光纤将连续波光耦合到波导。片上光功率约为 -3 dBm (0.5 mW)。补充信息第 S2 节报告了波长从 1520 nm 到 1620 nm 的光传输扫描，并显示在超过 100 nm 的操作带宽上具有约 30 dB 的高开关对比度。

A. 光插入损耗

通过将通过 EOM 的光传输与通过 SiN1 层中形成的无源波导的光传输进行比较，可以测量 EOM 的片上插入损耗 (IL)。两种设备都使用类似的波导光纤边缘耦合器，但无源波导不包括往返于 SiN2 层的过渡，也不包括 EOM 的子组件，例如 3-dB 输入和输出耦合器以及相移段。由于 EOM 基于包含路径长度差异段的 MZI，因此 1550 nm 附近光谱峰值的值被视为其传输的代表。在三种不同设计中，四个芯片上的 EOM 设备测得的平均片上 IL（和一个标准偏差）为：设计 1 为 3.1 dB（1.4 dB），设计 2 为 6.6 dB（2.7 dB），4.0 dB（0.8 dB）。设计 2 具有最小的信号接地电极间隙（G），因此具有最高的 IL。观察到的芯片间 IL 变化是由于晶圆边缘制造的器件与中心制造的器件的层厚度和设计保真度不同。由于这是这些混合调制器的首次制造运行，我们相信均匀性问题可以在未来的制造运行中得到迭代改进。目前，我们还没有子组件级 IL 数据（即，仅针对层间转换，或 MMI 耦合器等）

由于本次制造过程中可用的空间有限，我们不得不将制造成本降低 10%。

在 SiN1 层中形成了波导宽度为 1.7 µm 的波导耦合微环谐振器，其自由光谱范围为 150 GHz，测量结果显示临界耦合时的负载品质因数约为 120 万，由此我们推断整个晶圆在 1550 nm 处的传播损耗约为 0.2 dB.cm−1。

通过比较 LN 键合和加工前后器件的传输情况，没有观察到损耗的显著变化。通过测量在 SiN2 层中形成的波导螺旋（长度为 10.4 cm、15 cm 和 27 cm）中的光传播情况，我们推断出在 1560 nm 处的传播损耗在 0.3–1.0 dB.cm−1 之间，具体取决于波导在晶圆上的位置。 SiN2 层中的大范围和更高损耗可归因于蚀刻 LN 层期间该层的损坏以及顶部氧化层中的材料吸收。 正在开发一种更具选择性的 LN 去除工艺以避免此类损坏，这应该会导致整个晶圆上的传播损耗更均匀，接近此处报告的数据的下限。 综上所述，这些观察结果表明，无源 SiN1 和 SiN2 层具有较低的光学损耗，并且可以与同一平台上的高带宽 EOM 设备结合使用。

B. 半波电压长度积 (VπL)

图 3. (a) 半波电压 Vπ 测量示意图。(b) 梯形电驱动信号 (蓝线) 的 (过载) 光学响应 (红线) 示例。光学响应的垂直轴是光电探测器确定的任意线性刻度。(c) 以施加电压为函数测量的归一化光功率示例，频率为 1 kHz (红色) 和 1 MHz (蓝色)。实线是使用平方余弦函数形式对 1 MHz 数据进行的拟合，得出如图所示的 Vπ。(d) 与面板 (c) 中相同的数据，1 kHz 具有对数垂直刻度来量化消光比，ER > 34 dB。

图 3 描述了半波电压 (Vπ) 测量方法，并显示了使用设计 3 的代表性调制器的测量数据。如示意图图 3(a) 所示，脉冲模式发生器 (81110A，安捷伦科技) 产生的梯形信号用于驱动调制器，其峰峰值电压超过设计模拟预期的 Vπ 值。驱动波形如图 3(b) 中的蓝线所示。使用线性光电探测器 (型号 1817-FC，Newport) 检测调制光信号，并在示波器上记录电信号，如图 3(b) 中的红线所示。由于施加的电压大于 Vπ，因此可以在示波器轨迹中轻松看到过驱动。使用软件 (MATLAB) 对该波形进行后处理，将光传输映射到施加的电压，并使用余弦平方拟合来查找 Vπ。使用梯形波形是因为它们在三角斜坡上执行更严格的测试，如我们之前的工作 [18, 28] 中讨论的那样。图 3(c) 显示了调制信号作为施加电压的函数，频率为 1 kHz（红色）和 1 MHz（蓝色），两种情况之间没有显着差异，或其他中间频率。使用余弦平方方程拟合数据，在每种情况下测得的 Vπ 均为 6.4 V（VπL = 3.8 V.cm）。使用对数刻度绘制 1 kHz 数据（如图 3(d) 所示）的垂直轴，显示消光比大于 34 dB。在四个芯片上测量的三种设计的平均（和一个标准差）VπL 值为：设计 1 [信号电极间隙 G = 6 µm] 为 4.29 V.cm (0.14 V.cm)，设计 2 [G = 4 µm] 为 3.40 V.cm (0.15 V.cm)，设计 3 [G = 5 µm] 为 3.83 V.cm (0.01 V.cm)。正如预期的那样，G 最小的设计具有最低的 VπL 值。

C. 3-dB EO 调制带宽

图 4. (a) 电光响应 (EOR) 测量示意图。(b) 一块测试芯片上三种 MZM 设计的 1 GHz 至 50 GHz 之间的 EOR 测量数据。(c) 设计 3 EOM 设备 1 GHz 至 111 GHz 之间的 EOR 测量数据，已归一化为 1 GHz 的相应 EOR 值。实线黑线是使用 EOM 理论模型对数据进行拟合。(d) 使用公式 1 计算出的 RF Vπ 与驱动频率的关系。

如图 4(a) 所示，我们使用了一种改进的调制边带方法来测量电光响应 (EOR)，我们之前的工作已经讨论了这种测量方法与其他方法的相似性，例如基于使用光波元件分析仪的方法 [27–29, 36]。使用 RF 扫频仪 (83651B，Hewlett Packard, Inc.) 生成 1 GHz 至 50 GHz 之间的正弦 RF 波形。使用高分辨率 OSA (WaveAnalyzer 1500S，Finisar) 测量调制信号的频谱。额定频率为 110 GHz 的高速接地信号接地 RF 探头 (型号 i110，FormFactor) 为行波电极提供和终止信号，并与标准低损耗 1 毫米 RF 电缆和连接器一起使用。通过跟踪载波信号的峰值和调制产生的边带来确定 EOR [37–40]。有源倍增器用于 47 GHz 至 78 GHz 频段（SFA-503753420-15SF-E1，Eravant）和 72 GHz 至 110 GHz 频段（SFA-753114616-10SF-E1，Eravant）。

使用校准的热射频功率计（NRP110T.02，Rohde & Schwarz）记录传送到芯片的射频功率量。

频带测量重叠的两个频率范围（47–50 GHz 和 72–78 GHz）用于将 EOR 响应拼接到复合 EOR 响应中。这是通过计算重叠频率范围内两条轨迹的平均值并将第二组数据集垂直偏移到第一条曲线来实现的。在重叠射频频率范围内进行的测量显示，连续性在几分之一 dB 以内。

图 4(b) 比较了一块芯片上三种 EOM 设计的 EOR 曲线。（补充信息第 S3 节包含其他测试芯片的类似图表，显示了类似的行为。）为了清楚地显示与设计 2 和 3 相比，设计 1 在调制频率高于 5 GHz 时下降速度更快，这些 EOR 曲线均归一化为 3 GHz 时的值。（在文献中，测量到高频的短 TFLN 调制器的 EOR 曲线通常归一化为 1-5 GHz 范围内的值，因为当器件长度与 RF 波长相当时，EOR 响应的传输线模型在低频下通常不太有效。）设计 1 在较高调制频率下性能下降的主要原因是缺乏低电阻率 Si 基板的底切（沟槽），导致更高的 RF 损耗和更低的 EO 带宽。图 4(c) 显示了高带宽设计 3 EOM 在 1 GHz 和 111 GHz 之间的 EOR，这是我们测量仪器的上限。在此图中，EOR 被归一化为 1 GHz 时的值，该值取为 0 dBe，与我们之前的工作 [28, 29] 类似。实线是使用传输线模型 [41]（参见补充信息）对数据进行的拟合。TFLN EOM 设备的 EOR 通常在 1 GHz 和 5 GHz 之间下降，然后在大部分测量频带上观察到逐渐下降；这种行为也很明显

使用光波元件分析仪 (LCA) [28] 在不同测试芯片上测量了 EOR 滚降。为了检查 EOR 滚降，在图 4(c) 中绘制了两条水平虚线作为视觉指南。上面的线是在 1 GHz 和 3 GHz 之间的平均 EOR 值处绘制的，下面的线是在它下面 3 dB 处绘制的。3 dB 频率 f0 的意义在于，当 f 超过 f0 时，EOR 会滚降为 [1 + (f /f0) 2]−1。EOR 响应不会在测量极限以下滚降 3 dB，因此我们可以将这些设备的 3 dB 滚降频率设为大于 111 GHz。

补充信息包含有关其他测试芯片的类似数据，显示所有测试的设计 2 和设计 3 EOM 的 3 dB 调制带宽均大于 100 GHz。在考虑驱动 EOM 的总体系统要求时，了解 Vπ 与调制频率的关系会很有帮助，因为 RF 损耗、速度不匹配和阻抗不匹配的影响也会影响 π 相移所需的电压[2]。驱动电压与调制频率 f 的关系如下式所示

其中 Vπ(DC) 是低频半波电压，

m(f) 是测量的归一化 EOR。对于 Vπ(DC) 的数值估计，我们使用 1 MHz 的半波电压，测量方法如第 IV B 节所述。图 4(d) 显示了计算出的归一化到 Vπ(DC) 的 RF Vπ(f)。

将此比率增加 √2 倍是调制带宽的另一种定义，因为它与调制器的 EOR（以及等效的 EO S21 值 [28, 42]）相关，减少了 3 dB（50%）。根据图 4(d)，我们还可以将此 EOM 的 3-dB 调制带宽设为 111 GHz（我们测量的上限）。

V. 讨论

设计 1 使用 CPW 波导，具有最低的光插入损耗，但它缺少基板沟槽，并且不支持与其他两种设计相当的高调制带宽。设计 2 的 VπL 乘积低于设计 3，但插入损耗也较高。设计 3 在所有指标上均提供卓越的性能，具有高消光比、低插入损耗、合理的 VπL 乘积和高 3-dB EO 调制带宽。我们认为，这些有吸引力的性能指标与可扩展的标准 Si 晶圆制造方法的结合，在混合 LN 调制器中建立了新的最先进水平。

未来的工作可以通过研究围绕此基准设计的变化来提高性能。在本报告中，我们现在更广泛地讨论了作为 PIC 一部分的混合调制器，然后将其与同样使用晶圆级工艺用 Si 或 SiN 制造的混合 LN 调制器的早期结果进行比较。

图 1(f) 所示的混合光学模式适用于直线相移部分，但不支持紧密弯曲。但是，SiN1 波导可用于形成用于频率梳生成和光学滤波的微环谐振器，以及用于折叠调制器等其他结构 [24]。这些 EOM 设备主要设计用于集成为更大的 PIC 的一部分，而不是作为独立的光纤尾纤设备。此前，使用模场直径为 2.5 µm 的透镜光纤，LIGENTEC 工艺中 SiN1 层波导的光纤到波导耦合损耗已测量为约 1 dB/面。这些 EOM 设备的边缘耦合器的参考设计没有改变。因此，可以估计潜在的光纤到光纤插入损耗比前面提到的片上 IL 高约 2 dB。在参考文献中。 [19] 展示了混合 SiN/LN 调制器，其中 TFLN 层在键合后未被蚀刻。在这里，除调制器相移部分外，所有波导周围的 LN 都被去除，因此不会影响 LIGENTEC 在 SiN1 层中的无源光子元件的既定性能。在调制器段中，没有对 LN 层进行蚀刻或图案化以实现光模式限制，但一些接入孔通过 LN 和氧化层蚀刻到 Si 基板中，以进行底切蚀刻，如前所述。该 LN 去除工艺不需要高分辨率或低粗糙度。混合 LN MZM 的低频半波电压长度积 (VπL) 由以下公式给出 [43]

其中 neff 是光学模式的有效折射率，λ 是波长，G 是接地线和信号线之间的有效电极间隙距离，ne 是 LN 的异常折射率，r33 是 RF 场沿其取向的晶体 z 方向的线性普克尔斯系数，Γmo 是光学模式和 RF 模式之间的模式重叠积分。

L 是相移部分的长度。分母中包含 2 的因子，因为结构是在推挽配置中驱动的。虽然等式 (2) 可能无法完美描述 Trail 电极等 SWE 结构，但它是各种物理参数作用的有用指标。

报告的测试点测量的平均 VπL 值为 4.29 V.cm（设计 1）、3.40 V.cm（设计 2）和 3.83 V.cm（设计 3），可与模拟的预期值 2.75 V.cm（设计 1）、3.33 V.cm（设计 2）和 3.96 V.cm（设计 3）进行比较。设计 2 和 3 与模拟非常吻合（差异约为 2%）；但是，设计 1 显示出更大的差异。鉴于此批次中的测试芯片数量有限，我们对此没有确切的解释。

模型与数据之间存在差异的原因有很多，包括前者中做出的层厚度和特征尺寸假设，以及从中提取测试芯片的制造晶圆上的站点间（场）变化。 CPW 和 SWE 电极设计对制造变化的敏感度也不同 [26]。未来可以通过测量更多设备来进一步了解偏差和统计不确定性。在之前关于混合 LN/Si 调制器的工作中，我们报告了 G = 7 µm 时 VπL = 2.9 V.cm，G = 8 µm 和 neff = 2.0 时 VπL = 3.1 V.cm [44]。在这里，对于 neff = 1.8 的混合 SiN 调制器，我们实现了 G = 5 µm 时 VπL = 3.8 V.cm。使用这两个先前的参考点的等式 (2)，混合 SiN 和 Si 调制器中的模式重叠积分之比为 Γ SiN mo /Γ Si mo = 0.46 − 0.49。 Γmo 值较低的主要原因之一是我们在这里使用的 LN 厚度为 300 nm，而文献 [44] 中为 600 nm。将更多的混合模式定位在 LN 中通常会提高调制效率。由于 Si 的折射率高于 SiN，因此可以使用更厚的 LN 板，而不会使混合模式的横截面积变得太大 [26]。混合 Si 调制器本质上比混合 SiN 调制器更高效，但用 SiN 替换 Si 具有重要优势，例如实现更低的插入损耗并可能支持更高的光功率水平和更宽的光学透明窗口。与文献 [44] 中报道的混合 LN/SiN 调制器相比。 [45]（对于单臂设计，VπL = 8.8 V.cm，G = 7 µm，由此我们可以推断推挽调制器的 VπL = 4.4 V.cm），这些调制器的效率有所提高。我们展示了超过 100 GHz 的 3-dB EO 带宽，而参考文献 [45] 中没有显示高带宽调制。

我们还可以将这些结果与使用不同方法 [14] 制作的混合 LN/SiN 调制器进行比较。对于长度为 5 毫米的调制器，参考文献 [14] 展示了约 31 GHz 的 3-dB EO 带宽和 VπL = 6.7 V.cm。我们的结果显示带宽从 31 GHz 大幅提高到 111 GHz，VπL 从 6.7 降低（即改善）到 3.8 V.cm。在另一个波长带（大约 1310 nm）处，我们已报告了高带宽混合 TFLN/SiN 调制器，当 G = 5.5 µm 时，其 VπL = 2.7 V.cm [19]。

虽然很难直接比较不同的波长带，但我们可以使用公式 (2)，将先前的结果缩放到大约 VπL = 2.9 V.cm（当 G = 5 µm 时，波长为 1.55 µm）。此处报告的调制器的 VπL 值大约高出 30%。但是，使用参考文献 [19] 中的单层 SiN 设计制成的调制器无法在 1550 nm 处使用，因为插入损耗太高而无法测量（超过 30 dB）。

通过在本研究中使用双层 SiN 设计克服了这个主要问题，该设计将光模式“拉”到过渡段的粘合表面下方。

最后，我们强调，这项工作以模块化方式将高性能 EOM 与已建立的低损耗无源光子学平台结合在一起。选择的设计、材料和制造工艺不会对先前建立的组件产生不利影响，并降低总体风险。通过依赖代工厂处理，我们可以预期性能和可扩展性将不断改进到更大的 PIC。这些进步可以使许多应用领域的广泛用户受益，包括光纤和自由空间通信；模拟波形采集、生成和处理；传感；显示和波束成形；以及量子光学技术。

VI. 结论

总之，我们已经展示了集成低损耗 SiN 波导的混合 LN/SiN EO 调制器，这些调制器采用代工厂工艺制造，从标准（低损耗）开始电阻率）Si 处理晶圆。光波导布线、分裂和锥形化是使用 SiN 波导实现的，LN 层上不需要波导图案化。这些 EOM 提供了有吸引力的设备性能指标组合，消光比大于 30 dB，片上插入损耗约为 3.8 dB，低频（1 kHz-1 MHz）半波电压长度积（VπL）约为 3.8 V.cm，高频 3-dB EO 调制带宽超过 110 GHz。这种参数组合超过了早期混合 LN 调制器的性能。这些结果表明，可扩展且经济高效的晶圆级处理可用于为低损耗 SiN 无源光子学平台添加高性能 EOM 功能。

链接：https://arxiv.org/abs/2504.00311