SOI晶圆库存和定制加工
4-12英寸SOI晶圆
OMedasemi 提供 SOI 晶圆
目前我们可以提供以下规格：
4英寸（厚膜 >5μm）
6英寸（厚膜 >5μm 及 薄膜 >150nm）
8英寸（厚膜 >5μm 及 薄膜 >150nm）
12英寸（厚膜 >5μm 及 薄膜 >150nm）
绝缘体上硅（SOI）晶圆的制造工艺包括几个关键步骤。SOI晶圆广泛应用于各类半导体器件领域，包括光子集成电路、先进集成电路（IC）、射频器件以及MEMS（微机电系统）
4寸 6寸 8寸 12寸
能力介绍（必读）：
尺寸： 4英寸、6英寸、8英寸、12英寸
器件层公差：
±10nm（6英寸普通级别）
±20nm（8英寸普通级别）
±5nm（高精度，采用修整工艺，了解更多：修整工艺介绍）
顶层硅厚度：
30nm–1500nm（SMARTCUT工艺）
大于600nm（采用减薄抛光 + 精加工工艺，由于使用减薄抛光工艺，厚度可实现非常厚）
热氧化层厚度：
50nm–500nm（干法热氧化）
500nm–20μm（湿法热氧化）
衬底厚度： 可定制
应用：
用于光子集成电路的SOI晶圆（Smartcut）：
220nm Si - 3μm SiO₂ - 525μm/675μm/725μm Si（薄膜硅光子学）——现货供应
3μm Si - 3μm SiO₂ - 525μm/675μm/725μm Si（厚膜硅光子学）——现货供应
我们提供的数据：用于光子集成电路的折射率和吸收数据
最常用的规格为：
220nm Si - 3μm SiO₂ - 525μm/675μm/725μm Si（薄膜硅光子学）
3μm Si - 3μm SiO₂ - 525μm/675μm/725μm Si（厚膜硅光子学）
此外，我们也提供其他定制规格的SOI晶圆。
创新动态：
近期，用于光子学的高阻硅SOI晶圆越来越受欢迎。OMedaSemi 亦可提供此类SOI晶圆，其器件层和衬底层的电阻率均大于 10kΩ·cm。
面向功率器件中氮化镓外延的111晶向SOI晶圆——GaN-SOI
我公司已成功开发出用于射频氮化镓（RF GaN）外延的111晶向SOI晶圆
采用111晶向SOI衬底用于功率GaN器件中GaN外延的优势
“将多个GaN功率器件集成到单颗芯片上，可显著减小功率回路尺寸、消除互连寄生效应，并降低组装复杂度。在横向GaN-on-Si工艺中，将多个功率器件置于同一芯片上较为直接。然而，当GaN器件工作在较高的源极-衬底电压下时，背栅效应和阈值电压漂移会导致电流分布不均匀，从而降低效率。为了在同一衬底上实现器件的完全隔离，必须采用GaN-on-SOI技术，以消除背栅效应并降低寄生电容。”
“GaN-on-Si”功率器件在衬底上的单片集成受到器件之间串扰以及由衬底接触引起的“背栅效应”的阻碍。抑制串扰和背栅效应的一种解决方案是使用SOI（绝缘体上硅）衬底并结合沟槽隔离。
GaN-on-Si器件存在“背栅效应”，即硅衬底会影响GaN-on-Si结构中沟道的电学特性。该效应可能导致阈值电压和漏电流的不稳定，从而影响器件性能和可靠性。
另一种解决方案是使用带有多晶硅-AlN核心的工程化衬底，即商用的QST®（QROMIS衬底技术）。然而，QST®衬底价格相对较高，限制了其广泛应用。
近期，GaN-on-Sapphire（蓝宝石上氮化镓）引起了广泛关注，它也可用于GaN单片集成电路的衬底。但GaN-on-Sapphire的一个缺点是蓝宝石衬底的导热系数较低。
因此，在低成本与高性能之间，SOI衬底为单片集成电路提供了一个良好的平衡选择
用于MEMS的空腔SOI（Smartcut工艺）
我公司可提供CavitySOI晶圆。为确保顶层器件层的质量，我们保持空腔深度与器件层厚度的最大比例为 45:1。此外，我们的优势在于能够制造超高精度的空腔。目前其他主流CavitySOI公司能够实现的最小线宽为2µm，采用的是接触式光刻机。而我公司采用步进式光刻机对衬底晶圆进行图形化，结合刻蚀工艺，能够制造出最小线宽仅为 180nm 的空腔。
此外，我们还将材料从硅拓展到了铌酸锂、钽酸锂和碳化硅。
用于射频器件的SOI晶圆——RF-SOI
结构： Si - 多晶硅（陷阱层）- SiO₂ - Si
我公司可提供用于射频器件的6英寸和8英寸SOI晶圆。其中，衬底层通常采用高阻硅，陷阱层通常采用LPCVD多晶硅，该层的最终厚度可达1300nm。
超薄器件层与埋氧层SOI晶圆（FDSOI）（Smartcut + 修整工艺）
例如：30nm Si - 3μm SiO₂ - 675μm Si（厚度范围：5.9nm）
超厚器件层与埋氧层SOI晶圆（研磨 + CMP + 修整工艺）
例如：20μm Si - 3μm SiO₂ - 675μm Si（厚度范围：176.8nm）
超薄SOI（UltraThin-SOI）
结构： Si - SiO₂ - Si
采用我们的专利技术，可以生产总厚度（Si + SiO₂ + Si）薄至150µm的SOI晶圆。
业务流程（必读）：
#1： 客户确定各层需求（a. 薄膜厚度；b. 硅电阻率、晶向等；c. 晶圆尺寸）
#2： 供应商根据客户需求出具规格书，并发送给客户确认
#3： 客户确认规格书无误，签署合同，进入生产流程
关于周期： 一般SOI加工周期为 1-2个月
关于价格： 最小起订量为 1片，单片价格较高，建议每次购买5片，价格更实惠，请联系编辑获取报价
关于产品质量： 严格按照规格书进行加工，生产完成后出具出货报告，包含TTV、BOW、WARP等详细信息，产品质量稳定可靠
关于付款： 支持货到付款，建议 50%预付款 + 50%货到付款
优势：
我们拥有完整的键合、离子注入、退火、抛光和超高精度修整生产线，因此具备强大的定制加工能力。与全球主流SOI制造商傲慢的态度不同，我们接受一片SOI晶圆的订单。同时，我们的交货速度相对较快，生产过程仅需 3-4周。
定制流程：
硅片准备（一般情况下，硅片定制约需3周；如有库存，则无需硅片定制时间）
双面抛光
离子注入
键合
退火
CMP抛光
修整精加工（第2至第7道工序合计约需 4-6周）
库存清单
请点击链接下载SOI晶圆库存清单
SOI晶圆的制造工艺：
1. 初始材料选择
衬底晶圆： 基底晶圆通常为标准的硅晶圆。
绝缘层： 最常用的绝缘材料是二氧化硅（SiO₂），但也可使用其他材料。
2. 键合技术
晶圆键合（SOI）： 将硅晶圆键合到二氧化硅层上。通过直接键合或熔融键合等工艺实现，将两片晶圆接触并施加热量/压力以形成牢固的键合。
Smart Cut™ 方法： 一种广泛使用的SOI晶圆生产方法。将氢离子注入硅薄层，然后将其键合到氧化过的晶圆上，再对键合体进行加热，使注入层发生剥离，从而在绝缘层之上形成薄硅层。
3. 层厚控制
硅层和绝缘层的厚度必须精确控制。可通过离子注入、刻蚀等多种技术实现。
4. 晶圆减薄
如有必要，可对SOI晶圆进一步减薄，以满足特定应用所需的尺寸。
5. 表面清洗与精加工
对晶圆进行彻底清洗，去除任何污染物。最后还可进行抛光处理，以确保表面光滑。
6. 表征与质量控制
晶圆需经过各项测试（包括电学性能和物理特性），以确保符合规定规格。
SOI晶圆的应用：
1. 高性能集成电路（ICs）
SOI技术可提升高速和低功耗器件的性能，降低寄生电容，从而提高开关速度。
2. 射频（RF）器件
SOI晶圆因其更高的机电性能和更低的噪声系数，被广泛应用于射频领域。
3. 超低功耗器件
SOI技术可最大程度地减小漏电流，非常适合物联网设备、移动电子产品等低功耗应用。
4. 存储器件
SOI晶圆用于制造某些类型的存储器（包括SRAM和闪存），以提高性能并降低功耗。
5. 微机电系统（MEMS）
SOI晶圆也用于MEMS制造，可实现机械元件与电子元件在单芯片上的集成。
6. 太阳能电池
某些类型的SOI晶圆因其轻量化及高效特性，被研究用于太阳能电池领域。
通过利用SOI晶圆的这些特性，制造商可以制造出更快、更高效且能够满足各种现代应用需求的器件。
